[发明专利]半导体器件及其制备方法

权利要求书

1.一种半导体器件，包括：

N⁺衬底，所述N⁺衬底上形成有朝背面开口的多个开孔；

形成于所述N⁺衬底上的N^-外延层，所述N^-外延层包括有源区外延层和终端区外延层，所述有源区外延层包括多个P⁺⁺区域环和多个凹槽结构，其中，单个P⁺⁺区域环上形成有单个凹槽结构；所述终端区外延层包括N⁺场截止环和多个P⁺保护环；

形成于所述有源区外延层上的肖特基接触，形成于所述终端区外延层上的钝化层，以及形成于所述N⁺衬底背面和所述多个开孔内的欧姆接触；

其中，所述N⁺衬底包括有源区衬底和终端区衬底，所述有源区衬底的多个开孔与所述多个凹槽结构错位排列。

2.根据权利要求1所述的半导体器件，其特征在于，所述有源区衬底和所述终端区衬底上均形成有所述多个开孔。

3.根据权利要求1所述的半导体器件，其特征在于，仅在所述有源区衬底上形成所述多个开孔。

4.根据权利要求2所述的半导体器件，其特征在于，终端区衬底的多个开孔与所述多个P⁺保护环对应排列。

5.根据权利要求1所述的半导体器件，其特征在于，所述多个开孔的深度大于、等于或小于所述N⁺衬底的厚度。

6.根据权利要求1所述的半导体器件，其特征在于，单个凹槽结构的宽度为1-8μm、深度为0.5-1μm，以及相邻凹槽结构之间的距离为1-10μm。

7.根据权利要求1所述的半导体器件，其特征在于，单个P⁺保护环的宽度为1-5μm、深度为0.5-1μm，以及相邻P⁺保护环之间的距离为1-5μm。

8.根据权利要求1所述的半导体器件，其特征在于，所述肖特基接触的材料包括Mo、Al或者比Mo、Al势垒更低的金属。

9.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件包括SiC沟槽型(Trench)器件。

10.一种制备半导体器件的方法，包括：

提供N⁺衬底，其中，所述N⁺衬底包括有源区衬底和终端区衬底；

在所述N⁺衬底上形成N^-外延层，其中，所述N^-外延层包括有源区外延层和终端区外延层，在所述有源区外延层上形成多个凹槽结构；

在有源区外延层位于所述多个凹槽结构下方的区域形成多个P⁺⁺区域环，使得单个凹槽结构下形成单个P⁺⁺区域环；

在所述终端区外延层上形成N⁺场截止环和多个P⁺保护环；

在所述N⁺衬底上形成朝背面开口的多个开孔，其中，所述有源区衬底的多个开孔与所述多个凹槽结构错位排列；

在所述N⁺衬底背面和所述多个开孔内形成欧姆接触；

在所述终端区外延层上形成钝化层，以及在所述有源区外延层上形成肖特基接触。

11.根据权利要求10所述的方法，其特征在于，基于所述多个凹槽结构来确定所述有源区衬底上的多个开孔的位置。

12.根据权利要求10所述的方法，其特征在于，基于所述多个P⁺保护环来确定所述终端区衬底上的多个开孔的位置。

13.根据权利要求10所述的方法，其特征在于，采用热退火工艺形成肖特基接触，热退火工艺的温度为400～900℃、时间为2～30min。