[发明专利]半导体方块电阻的测试方法及测试电路有效
申请号: | 201811051617.0 | 申请日: | 2018-09-10 |
公开(公告)号: | CN109444551B | 公开(公告)日: | 2020-09-15 |
发明(设计)人: | 王耀华;金锐;赵哿;和峰;刘钺杨;曾军;蒲奎;杜文芳;潘艳;吴军民 | 申请(专利权)人: | 全球能源互联网研究院有限公司 |
主分类号: | G01R27/14 | 分类号: | G01R27/14 |
代理公司: | 北京三聚阳光知识产权代理有限公司 11250 | 代理人: | 李钦晓 |
地址: | 102209 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 方块 电阻 测试 方法 电路 | ||
本发明公开了一种半导体方块电阻的方法及电路,方法包括:在待测掺杂区域内形成至少一个第一掺杂区域,第一掺杂区域为第二导电类型,第二导电类型与第一导电类型相反;并在第一掺杂区域内形成第二掺杂区域,第二掺杂区域为第一导电类型;在半导体基板表面上设置至少两个激励电极,其中至少一个激励电极与第二掺杂区域对应;在半导体基板表面上依次设置至少一个隔离层和与之分别对应的控制电极,隔离层和控制电极从一个第一掺杂区域的边缘延伸至内部第二掺杂区域的边缘;通过两个激励电极施加激励电流、测试位于两个激励电极之间的待测掺杂区域之间的电压,获得待掺杂区域的方块电阻值。用以上方法进行方块电阻测试,能够测得较准确的方块电阻值。
技术领域
本发明涉及半导体工艺技术领域,具体涉及一种半导体方块电阻的测试方法及测试电路。
背景技术
方块电阻又称膜电阻、面电阻,指一个正方形的薄膜导电材料边到边之间的电阻,表征膜层致密性。图1示出了方块型薄膜的示意图,其中a和b分别为方块的长和宽,a=b,d为薄膜的厚度。当方块型薄膜内施以激励电流I、且电流I的流向基本与薄膜表面平行时,根据电阻的计算公式可得方块电阻为由此可见,方块型薄膜的电阻仅与方块型薄膜的厚度及电阻率ρ有关,与方块的长和宽均无关。而对于半导体来说,电阻率ρ与薄膜导电材料的掺杂浓度有关,离子掺杂深度相当于薄膜电阻的厚度,则半导体方块电阻通常可以用于表征在制造过程中半导体表面的离子掺杂浓度和深度。因此,在集成电路和器件制造过程中,测试特定掺杂层的方块电阻可以对该掺杂层的工艺(离子注入窗口大小、离子注入剂量或能量、扩散温度和时间等)波动进行在线监控,以保障最终器件和电路的正常电特性、参数的一致性和稳定性,以及器件和电路的可靠性。
由于半导体方块电阻通常较小,一般为毫欧级别,因此通常采用测量精度较高的开尔文接法进行测试。
图2示出了采用开尔文连接进行检测的原理示意图,其中,Rt为待测电阻,A点和B点分别为待测电阻的两端,AB端并联有激励支路和检测支路。在激励支路上,直流电流源通过第一激励线F1、第二激励线F2向待测电阻施加从A端流向B端的激励电流I;同时,在检测支路上,高阻抗电压表通过第一检测线S1、第二检测线S2检测AB之间的电阻,r1~r4分别表示对应线段上的接触电阻与引线电阻之和(即检测系统的寄生电阻),其中接触电阻是指探针与测试点之间的接触电阻。检测支路上电压表为高阻抗,这使得检测支路上的电流几乎为零,电阻r3、r4上的压降也几乎为零;而由于激励支路与检测支路并联,则激励支路上电阻r1、r2上的压降不会影响检测支路对AB之间电压的测量结果,由此可以看出,采用开尔文连接进行检测能够消除(探针与测试点之间的)接触电阻和引线电阻的影响,从而对于待测电阻Rt的测量结果更为准确,通常可以精确到0.1mΩ。
图3A示出了现有方法采用开尔文连接对半导体方块电阻进行测试时的连接示意图。其中,N-区域为待测的轻掺杂区,A为第一金属电极,B为第二金属电极,N+区域为重掺杂区,用于与金属电极形成欧姆接触。在检测时,激励支路的两端分别与第一金属电极A、第二金属电极B接触,检测支路的两端也分别与第一金属电极A、第二金属电极B接触。需要补充说明的是,此处的轻掺杂、重掺杂用于表示离子掺杂浓度的相对大小,而对离子掺杂浓度不作限定。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于全球能源互联网研究院有限公司,未经全球能源互联网研究院有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811051617.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种阻抗测试仪
- 下一篇:一种火工品电阻测试装置和火工品电阻测试方法