[发明专利]半导体结构的形成方法在审

申请号：	201811011635.6	申请日：	2018-08-31
公开（公告）号：	CN109786333A	公开（公告）日：	2019-05-21
发明（设计）人：	沙哈吉·B·摩尔;李承翰;张世杰;杨怀德	申请（专利权）人：	台湾积体电路制造股份有限公司
主分类号：	H01L21/8238	分类号：	H01L21/8238
代理公司：	隆天知识产权代理有限公司 72003	代理人：	黄艳
地址：	中国台***	国省代码：	中国台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	蚀刻鳍状物间隔物栅极结构第一侧壁半导体结构第二侧壁堆叠硅锗通道外部应力硅锗源硼掺杂对向漏极诱发
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明为半导体结构的形成方法。本公开实施例说明形成硅锗源极/漏极外延堆叠的方法，其硼掺杂轮廓与锗浓度可诱发外部应力至完全应变的硅锗通道。此方法包含形成一或多个栅极结构于鳍状物上，其中鳍状物包括鳍状物高度、第一侧壁、以及与第一侧壁对向的第二侧壁。方法亦包括形成第一间隔物于鳍状物的第一侧壁上，并形成第二间隔物于鳍状物的第二侧壁上；蚀刻鳍状物以降低栅极结构之间的鳍状物高度；以及蚀刻栅极结构之间的第一间隔物与第二间隔物，使蚀刻后的第一间隔物比蚀刻后的第二间隔物短，且蚀刻后的第一间隔物与蚀刻后的第二间隔物比蚀刻后的鳍状物短。方法还包括形成外延堆叠于栅极结构之间的蚀刻后的鳍状物上。

技术领域

本发明实施例关于硅锗源极/漏极外延堆叠的例示性制作方法。

背景技术

在半导体装置如互补式金属氧化物半导体装置中，完全应变通道可改良载子移动率并降低通道电阻。此外，改良载子移动率可增加应变诱发驱动电流，其可用于通道长度缩小的互补式金属氧化物半导体装置。

发明内容

本发明一实施例提供的半导体结构的形成方法，包括：形成一或多个栅极结构于鳍状物上，其中鳍状物包括鳍状物高度、第一侧壁、以及与第一侧壁对向的第二侧壁；形成第一间隔物于鳍状物的第一侧壁上，并形成第二间隔物于鳍状物的第二侧壁上；蚀刻鳍状物以降低栅极结构之间的鳍状物高度；蚀刻栅极结构之间的第一间隔物与第二间隔物，使蚀刻后的第一间隔物比蚀刻后的第二间隔物短，且蚀刻后的第一间隔物与蚀刻后的第二间隔物比蚀刻后的鳍状物短；以及形成外延堆叠于栅极结构之间的蚀刻后的鳍状物上。

附图说明

图1是一些实施例中，用于形成具有一或多个外延层的硅锗源极/漏极外延堆叠的例示性制作方法的流程图。

图2是一些实施例中，基板上的完全应变鳍状物的剖视图。

图3是一些实施例中，多个鳍状物上的多个栅极结构的上视图。

图4是一些实施例中，在形成硅盖层与其上的栅极氧化物之后，基板上的完全应变鳍状物的剖视图。

图5是一些实施例中，在形成多晶硅层之后，基板上的完全应变鳍状物的剖视图。

图6是一些实施例中，在沉积间隔物堆叠之后，鳍状物上的图案化栅极结构的剖视图。

图7是一些实施例中，在形成鳍状物凹陷区于图案化栅极结构之间之后，鳍状物上的图案化栅极结构的剖视图。

图8是一些实施例中，在形成多个鳍状物凹陷区于相邻的栅极结构之间之后，栅极结构与鳍状物的上视图。

图9是一些实施例中，具有第一型装置的芯片的区域中的例示性鳍状物凹陷区的剖视图。

图10是一些实施例中，具有第二型装置的芯片的区域中的例示性鳍状物凹陷区的剖视图。

图11是一些实施例中，成长于具有第一型装置的芯片的区域中的例示性硅锗源极/漏极外延堆叠的剖视图。