[发明专利]一种像素单元及其制备方法

说明书

本发明提供了一种像素单元及其制备方法，该方法包括：步骤1，在P型外延层围绕像素单元的边缘注入P型材料形成隔离区；步骤2，在P型外延层的上表面形成多晶硅栅，并对多晶硅栅进行刻蚀，得到传输栅；步骤3，在P型外延层中分两次注入N型材料形成N型掺杂区；步骤4，在P型外延层上部注入N型材料形成悬浮扩散节点。本发明实现了抑制体区串扰的功效，减少了像素单元件以及像素与逻辑电路区间的面积浪费，有效提升填充因子。

技术领域

本发明属于半导体技术领域，具体涉及一种像素单元及其制备方法。

背景技术

近年来，近红外增强型图像传感器在探测方面的优异特性，推动了其应用日益广泛，在医疗成像、激光雷达、机器视觉和智能交通等领域发展迅速。尤其是在激光雷达测距领域，出于安全性考虑，多采用近红外光作为探测光，以避免对人眼的伤害，因而要求接收回波信息的光电二极管对近红外光具有很好的敏感性，以便分析获取目标物体的距离。

对于同种半导体材料，吸收系数和入射深度与入射光的波长有关，波长越长吸收系数越小，入射深度就越大。对于波长较长的近红外光而言，需要足够的深度才能吸收。因此像素单元中N型掺杂区需要形成较深的结深，以便充分吸收近红外光，提升量子效率。

在一个像素单元中，通常包括P型衬底和设置在P型衬底上的P型外延层，通常P型外延层的厚度在10μm左右，光电二极管N型掺杂区形成的耗尽区深度有限，导致对近红外光吸收困难。要提升吸收效果，需要显著增加外延层的厚度至20μm以上，形成较深的PN结。而结深的增加导致N型掺杂区体区变大、光生载流子增多，像素单元间以及像素单元与逻辑电路区的串扰极易产生，造成光生载流子在电荷积分期间泄漏至相邻区域中。

为避免像素单元间串扰，通常在相邻像素单元间刻蚀出深沟槽再进行绝缘介质的填充以形成隔离，随着N型掺杂区深度的增加，该深隔离槽的深度也需随之增加。然而，高深宽比的深隔离槽的刻蚀技术是目前半导体集成中亟待解决的难题，在深刻蚀过程中很难得到陡直的侧壁，为了达到所需的深度，沟槽的宽度也随之增加，尤其是沟槽开口处的宽度很大，对芯片面积造成很大浪费，降低了填充因子；此外，该隔离方式需要在工艺中增加刻蚀和绝缘介质填充的工艺，且深沟槽的刻蚀对于设备的要求极高，普通刻蚀设备无法满足，往往需要配备专门的刻蚀设备，工艺过程复杂，且增加了成本投入。

发明内容

针对现有技术中存在的不足，本发明的目的在于，提供一种像素单元及其制备方法，解决现有技术中沟槽宽度较大、工艺复杂、成本较高的问题。

为了解决上述技术问题，本发明采用如下技术方案予以实现：

一种像素单元的制备方法，包括以下步骤：

步骤1，在P型外延层围绕像素单元的边缘注入P型材料形成隔离区；

步骤2，在P型外延层的上表面形成多晶硅栅，并对多晶硅栅进行刻蚀，得到传输栅；

步骤3，在P型外延层中分两次注入N型材料形成N型掺杂区；

步骤4，在P型外延层上部注入N型材料形成悬浮扩散节点。

进一步地，所述P型材料为三族元素离子或三族元素离子的化合物。

进一步地，所述步骤1中在P型外延层围绕像素单元的边缘注入P型材料形成隔离区，至少包括两次不同能量的注入。

进一步地，所述步骤1中在P型外延层围绕像素单元的边缘分四次注入P型材料形成隔离区；

所述分四次注入P型材料时，每次注入P型材料的能量依次增大，每次注入P型材料的剂量相同，每次注入P型材料时的倾斜度相同。

进一步地，所述步骤1中在P型外延层围绕像素单元的边缘注入P型材料形成隔离区，包括：