[发明专利]在介电栅极上方具有接触件的FinFET器件结构和方法

说明书

本发明实施例提供了半导体结构的一个实施例。半导体结构包括从半导体衬底突出的第一鳍有源区和第二鳍有源区；形成在半导体衬底中并且插入在第一鳍有源区和第二鳍有源区之间的隔离部件；设置在隔离部件上的介电栅极；设置在第一鳍有源区上的第一栅极堆叠件和设置在第二鳍有源区上的第二栅极堆叠件；形成在第一鳍有源区中并且插入在第一栅极堆叠件与介电栅极之间的第一源极/漏极部件；形成在第二鳍有源区中并且插入在第二栅极堆叠件与介电栅极之间的第二源极/漏极部件；以及形成在第一层间介电(ILD)层中并且接合在第一源极/漏极部件和第二源极/漏极部件上，且在介电栅极上方延伸的接触部件。本发明实施例涉及在介电栅极上方具有接触件的FinFET器件结构和方法。

技术领域

本发明实施例涉及在介电栅极上方具有接触件的FinFET器件结构和方法。

背景技术

集成电路已经发展到具有较小部件尺寸(诸如16nm，9nm和7nm)的先进技术。在这些先进技术中，器件(诸如晶体管)缩小并因此引发各种问题，诸如接触件至栅极桥接问题。此外，为了增强器件性能，通常需要具有鳍有源区的三维晶体管。那些形成在鳍有源区上的三维场效应晶体管(FET)也被称为FinFET。期望FinFET具有用于短沟道控制的窄的鳍宽度，这导致比平面FET的S/D区更小的S/D区。这将进一步降低接触件至S/D接合裕度。随着器件尺寸的缩小，接触件尺寸不断缩小以用于高密度栅极间距的要求。为了在不影响接触电阻的情况下缩小接触件尺寸，存在包括材料集成，处理和设计限制的挑战。其他问题还包括线端短路和线端到线端桥接，从而导致接触件至鳍有源连接开路或接触件至接触件泄漏(桥接)。为了减少线端短路，它需要更宽的空间规则或通过线端上的光学邻近修正(OPC)进行更积极的再成形，这将影响单元尺寸或导致给定单元间距中的桥接。对于鳍晶体管来说，这会变得更糟，因为鳍有源区非常狭窄。尤其是，在逻辑电路或存储器电路中，希望一些局部互连部件具有更好的互连而不会损失电路密度。因此，需要一种用于鳍式晶体管和接触结构的结构和方法来解决这些问题以提高电路性能和可靠性。

发明内容

根据本发明的一些实施例，提供了一种半导体结构，包括：第一鳍有源区和第二鳍有源区，从半导体衬底突出；隔离部件，形成在所述半导体衬底中并且插入在所述第一鳍有源区和所述第二鳍有源区之间；介电栅极，直接设置在所述隔离部件上；第一栅极堆叠件和第二栅极堆叠件，所述第一栅极堆叠件设置在所述第一鳍有源区上并且所述第二栅极堆叠件设置在所述第二鳍有源区上；第一源极/漏极部件，形成在所述第一鳍有源区中并且插入在所述第一栅极堆叠件与所述介电栅极之间；第二源极/漏极部件，形成在所述第二鳍有源区中并且插入在所述第二栅极堆叠件与所述介电栅极之间；以及接触部件，形成在第一层间介电(ILD)层中并且接合在所述第一源极/漏极部件和所述第二源极/漏极部件上，并且在所述介电栅极上方延伸。

根据本发明的另一些实施例，还提供了一种半导体结构，包括：第一鳍有源区和第二鳍有源区，从半导体衬底突出，沿着第一方向取向并且通过隔离部件邻接；第一栅极堆叠件和第二栅极堆叠件，分别设置在所述第一鳍有源区和第二鳍有源区上；介电栅极，接合在所述隔离部件上，其中，所述第一栅极堆叠件和所述第二栅极堆叠件和所述介电栅极沿着与所述第一方向正交的第二方向取向；第一源极/漏极部件，形成在所述第一鳍有源区中并且插入在所述第一栅极堆叠件与所述介电栅极之间；第二源极/漏极部件，形成在所述第二鳍有源区中并且插入在所述第二栅极堆叠件与所述介电栅极之间；接触部件，沿第一方向延伸并且接合在所述第一源极/漏极部件和所述第二源极/漏极部件上；和互连结构，所述互连结构还包括第一金属层，所述第一金属层具有设置在所述接触部件上的多条第一金属线。