[发明专利]半导体存储装置、其制造方法及数据选通信号的输出方法

说明书

本发明提供一种半导体存储装置、其制造方法及数据选通信号的输出方法，抑制自多个存储芯片所输出的数据与DQS信号的错位。本发明的闪速存储器设备(100)包括：多个存储芯片；能够输入/输出数据的多个IO端子；以及一个DQS端子。多个存储芯片各自包括：用来输出数据的输出电路、以及输出对自所述输出电路所输出的数据的时序进行定义的DQS信号的DQS输出电路。对一个DQS端子供给自多个存储芯片的各DQS输出电路所输出的DQS信号。

技术领域

本发明涉及一种堆叠有多个裸片(die)或芯片(chip)的半导体存储装置，尤其涉及一种搭载有输出数据选通信号(DQS信号)的功能的闪速存储器(flash memory)。

背景技术

多芯片封装(multichip package)是将多个相同种类或不同种类的芯片或裸片堆叠在一个封装内而成，例如，可通过堆叠相同种类的存储芯片(memory chip)来扩大存储容量、或者通过堆叠不同种类的存储芯片来提供不同的储存(storage)功能。例如，专利文献1的非易失性半导体存储装置是将多个存储阵列芯片(memory array chip)与进行存储阵列芯片控制的控制芯片层叠，并将存储阵列芯片的贯通电极和控制芯片的贯通电极对准，而进行两贯通电极的电性连接。另外，专利文献2的半导体设备(device)是将主闪速存储器芯片(master flash memory chip)与从闪速存储器芯片(slave flash memory chip)层叠，并使从闪速存储器芯片的非核心(core)电路不存在，而自主闪速存储器芯片对从闪速存储器芯片供给设备动作所需要的信号和电压。

[现有技术文献]

[专利文献]

[专利文献1]日本专利特开2008-300469号公报

[专利文献2]日本专利特开2014-57077号公报

通过在一个封装内包含多个存储芯片，事实上可增加存储设备的储存容量。另外，通过包含多个存储芯片，还能够增加存储器设备可输入/输出的数据位宽度。

关于闪速存储器设备，还进行通过堆叠多个存储芯片来增加存储器容量。另外，搭载有串行外部接口(serial peripheral interface，SPI)功能的闪速存储器芯片中，能够与自外部所供给的串行时钟信号同步地进行数据的输入/输出，且通过进一步提高串行时钟信号的频率而实现输入输出数据的高速化。

若推进自闪速存储器设备所输出的数据的高速化，则主计算机(host computer)中，获取数据时的时序(timing)变得非常敏感(sensitive)。因此，对闪速存储器设备设置DQS端子，所述DQS端子输出对输出数据的时序进行定义的数据选通信号(以下为DQS信号)，且主计算机观察自DQS端子所输出的DQS信号，来进行自闪速存储器设备所输出的数据的获取。

图1中示出层叠有多个存储芯片的现有闪速存储器设备的概略构成。闪速存储器设备10包括：存储芯片(裸片1)20、堆叠于存储芯片20的存储芯片(裸片2)30、以及电性连接于这些存储芯片的外部端子部40。存储芯片20例如具有：用来输入/输出4位宽度的数据的输入/输出电路22、以及用来输出对自输入/输出电路22所输出的数据的时序进行定义的DQS信号的DQS输出电路24，输入/输出电路22的四个输出节点分别电性连接于外部端子部40的输入/输出端子IO_0～输入/输出端子IO_3，DQS输出电路24的输出节点电性连接于外部端子部40的DQS端子。

存储芯片30具有与存储芯片20相同的构成，存储芯片30的输入/输出电路32的输出节点分别电性连接于外部端子部40的输入/输出端子IO_4～输入/输出端子IO_7。其中，在一个闪速存储器设备10中设置一个DQS端子，因此存储芯片30的DQS输出电路34的输出节点未进行连接，即没有连接于DQS端子。