[发明专利]一种半导体器件及其制造方法

权利要求书

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域和所述第二区域的所述半导体衬底上分别形成有第一鳍片和第二鳍片，所述第一鳍片和所述第二鳍片包括交替堆叠的Si层和SiGe层；

形成横跨所述第一鳍片的第一伪栅极以及横跨所述第二鳍片的第二伪栅极；

在所述第一伪栅极两侧的所述第一鳍片中形成第一沟槽，以及在所述第二伪栅极两侧的所述第二鳍片中形成第二沟槽；

去除所述第一沟槽的侧壁所暴露的部分SiGe层，以形成第一凹槽，以及去除所述第二沟槽的侧壁所暴露的部分SiGe层，以形成第二凹槽；

形成填充所述第一凹槽的第一侧壁；

在所述第一沟槽中形成第一应力层。

2.根据权利要求1所述的制造方法，其特征在于，形成所述第一侧壁的方法包括：

形成覆盖所述第一沟槽、所述第一伪栅极、所述第二沟槽以及所述第二伪栅极的侧壁材料层；

形成覆盖所述第二区域的掩膜层；

去除所述第一区域中所述侧壁材料层位于所述第一凹槽以外的部分，以形成第一侧壁。

3.根据权利要求2所述的制造方法，其特征在于，在形成所述第一应力层的步骤之后，还包括：

形成覆盖所述第一区域的盖帽层；

去除所述第二区域中所述侧壁材料层位于所述第二凹槽以外的部分，以形成第二侧壁；

在所述第二沟槽中形成第二应力层。

4.根据权利要求1所述的制造方法，其特征在于，在形成所述第一侧壁的步骤之后，形成所述第一应力层的步骤之前，还包括：去除所述第一沟槽的侧壁所暴露的部分所述Si层。

5.根据权利要求2所述的制造方法，其特征在于，所述侧壁材料层包括氧化物层或氮化硅层。

6.根据权利要求1所述的制造方法，其特征在于，所述第一应力层包括硼掺杂的SiGe层。

7.根据权利要求1所述的制造方法，其特征在于，所述第二应力层包括SiP层或SiCP层。

8.根据权利要求1所述的制造方法，其特征在于，所述第一区域为PMOS区域，所述第二区域为NMOS区域。

9.一种半导体器件，其特征在于，包括：

半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域和所述第二区域的所述半导体衬底上分别形成有第一鳍片和第二鳍片，所述第一鳍片和所述第二鳍片包括交替堆叠的Si层和SiGe层，其中，所述SiGe层的宽度小于所述Si层的宽度；

形成于所述第一鳍片中SiGe层两侧的第一侧壁；

横跨所述第一鳍片的第一伪栅极以及横跨所述第二鳍片的第二伪栅极；以及

形成于所述第一伪栅极两侧的第一鳍片中的第一应力层。

10.根据权利要求9所述的半导体器件，其特征在于，还包括：

形成于所述第二鳍片中SiGe层两侧的第二侧壁；以及

形成于所述第二伪栅极两侧的第二鳍片中的第二应力层。

11.根据权利要求9所述的半导体器件，其特征在于，所述第一鳍片中所述Si层的宽度小于相邻的所述第一侧壁的外边缘之间的宽度。

12.根据权利要求10所述的半导体器件，其特征在于，所述第一侧壁和/或所述第二侧壁的材料包括氧化物或氮化硅。

13.根据权利要求9所述的半导体器件，其特征在于，所述第一应力层包括硼掺杂的SiGe层。

14.根据权利要求10所述的半导体器件，其特征在于，所述第二应力层包括SiP层或SiCP层。

15.根据权利要求9所述的半导体器件，其特征在于，所述第一区域为PMOS区域，所述第二区域为NMOS区域。