[发明专利]具有锗硅源漏的MOS晶体管的制造方法在审
申请号: | 201810768720.0 | 申请日: | 2018-07-13 |
公开(公告)号: | CN109065624A | 公开(公告)日: | 2018-12-21 |
发明(设计)人: | 刘厥扬 | 申请(专利权)人: | 上海华力集成电路制造有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336;H01L29/417 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 郭四华 |
地址: | 201315 上海市浦东新区中国(上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 锗硅外延层 硅衬底 硬掩膜层 栅极结构 锗硅源漏 嵌入式 表面形成栅极 侧面 电学性能 光刻工艺 侧墙 刻蚀 漏区 源漏 源区 填充 离子 制造 | ||
1.一种具有锗硅源漏的MOS晶体管的制造方法,其特征在于,包括如下步骤:
步骤一、提供一硅衬底,在所述硅衬底的表面形成栅极结构,所述栅极结构的侧面形成有侧墙;
步骤二、在所述栅极结构的两侧形成侧面具有∑形状的凹槽,包括如下分步骤:
步骤21、形成硬掩膜层;
步骤22、采用光刻工艺在所述栅极结构的两侧定义出所述凹槽的形成区域,依次对所述凹槽形成区域的所述硬掩膜层和所述硅衬底进行刻蚀形成所述凹槽;
步骤23、采用离子注入对所述凹槽的体积进行扩大;
步骤三、在所述凹槽中填充锗硅外延层形成嵌入式锗硅外延层,通过步骤23扩大所述凹槽的体积使所述嵌入式锗硅外延层的体积扩大,提高器件的电性;
步骤四、在形成有所述嵌入式锗硅外延层的所述栅极结构的两侧进行源漏注入形成源区和漏区。
2.如权利要求1所述的具有锗硅源漏的MOS晶体管的制造方法,其特征在于:具有锗硅源漏的MOS晶体管为PMOS管。
3.如权利要求2所述的具有锗硅源漏的MOS晶体管的制造方法,其特征在于:步骤一中所述栅极结构由栅介质层和多晶硅栅叠加而成。
4.如权利要求3所述的具有锗硅源漏的MOS晶体管的制造方法,其特征在于:所述栅极结构作为伪栅,在所述步骤四的所述源区和所述漏区形成之后所述伪栅去除,之后在所述伪栅去除的区域中形成金属栅结构。
5.如权利要求4所述的具有锗硅源漏的MOS晶体管的制造方法,其特征在于:所述金属栅结构为HKMG。
6.如权利要求1所述的具有锗硅源漏的MOS晶体管的制造方法,其特征在于:步骤一中在所述硅衬底表面形成有浅沟槽场氧,由所述浅沟槽场氧隔离出有源区,MOS晶体管形成于有源区中。
7.如权利要求1所述的具有锗硅源漏的MOS晶体管的制造方法,其特征在于:步骤一中所述侧墙的材料为氮化硅。
8.如权利要求7所述的具有锗硅源漏的MOS晶体管的制造方法,其特征在于:所述硬掩膜层的材料为氮化硅。
9.如权利要求8所述的具有锗硅源漏的MOS晶体管的制造方法,其特征在于:步骤23中的离子注入的杂质为五价元素,注入剂量为1E13cm-2~9E14cm-2。
10.如权利要求1所述的具有锗硅源漏的MOS晶体管的制造方法,其特征在于:步骤三中形成嵌入式锗硅外延层的分步骤包括:
步骤31、形成由锗硅材料组成的缓冲层;
步骤32、形成由锗硅材料组成的主体层,所述主体层的锗浓度大于所述缓冲层的锗浓度;
步骤33、形成由硅材料组成的盖帽层。
11.如权利要求10所述的具有锗硅源漏的MOS晶体管的制造方法,其特征在于:所述缓冲层由第一缓冲子层和第二缓冲子层叠加而成。
12.如权利要求11所述的具有锗硅源漏的MOS晶体管的制造方法,其特征在于:所述第一缓冲子层的锗浓度为25%,所述第二缓冲子层的锗浓度为25%~30%。
13.如权利要求10所述的具有锗硅源漏的MOS晶体管的制造方法,其特征在于:所述主体层的锗浓度为30%~40%。
14.如权利要求2所述的具有锗硅源漏的MOS晶体管的制造方法,其特征在于:在同一所述硅衬底上还同时形成有NMOS管,在形成步骤二和三中所述NMOS管被保护而不形成凹槽以及嵌入式锗硅外延层。
15.如权利要求14所述的具有锗硅源漏的MOS晶体管的制造方法,其特征在于:所述NMOS管形成于P阱上,所述PMOS管形成于N阱上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810768720.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类