[发明专利]半导体结构及其制造方法

说明书

一种半导体结构，包含栅极、栅绝缘层、通道层、保护层、以及源极与漏极。栅极设置于基底上。栅绝缘层设置于栅极上，且具有凹部。通道层设置于凹部内。保护层覆盖通道层及栅绝缘层上，保护层的材料包含氧化铝、氧化硅或氮化硅，且保护层的厚度小于20纳米。源极与漏极设置于保护层上。半导体结构的制造方法亦被提出。

技术领域

本发明涉及一种半导体及其制造方法，且特别涉及一种半导体结构及其制造方法。

背景技术

在现有的薄膜晶体管阵列基板上，多采用非晶硅(amorphous silicon,a-Si)薄膜晶体管或低温多晶硅(Low-temperature polycrystalline silicon,LTPS)薄膜晶体管作为各个子像素的开关元件。由于非晶硅薄膜晶体管的载子迁移率(mobility)较低，例如小于0.5cm²/(V·s)，因此已无法满足高分辨率显示的需求，而逐渐被市场淘汰。低温多晶硅薄膜晶体管虽然具有较高的载子迁移率，例如50～150cm²/(V·s)，但其结晶控制难度较大，导致工艺复杂，成本高，且在大尺寸显示中存在均匀性差、良品率低等问题。

近年来，有研究指出钙钛矿材料的载子移动率可达数十至数百cm²/(V·s)，因此，以钙钛矿制作的薄膜晶体管，具有高性能、材料便宜、且易于大尺寸成长结晶的优势。然而，钙钛矿结晶容易溶于水或其他溶液中，因此无法通过一般图案化薄膜晶体管的工艺，例如湿式蚀刻工艺，进行图案化。

发明内容

本发明的一实施例的半导体结构的制造方法，包含以下步骤：形成栅极于基底上；形成栅绝缘层于栅极上，其中栅绝缘层具有凹部；形成通道层于凹部内；形成保护层于通道层及栅绝缘层上；以及形成源极与漏极于保护层上。保护层的材料包含氧化铝、氧化硅或氮化硅。保护层的厚度小于20纳米。

在本发明的一实施例中，上述的制造方法还包含以下步骤：形成电容电极于基底上；以及形成钝化层于源极、漏极或电容电极上。通道层的材料包含钙钛矿。

在本发明的一实施例中，上述的钝化层的一部分以及保护层的一部分位于像素电极及电容电极之间。

本发明的一实施例的半导体结构，包含栅极设置于基底上、栅绝缘层设置于栅极上，栅绝缘层具有凹部、通道层设置于凹部内、保护层覆盖通道层及栅绝缘层上、以及源极与漏极设置于保护层上。保护层的材料包含氧化铝、氧化硅或氮化硅。保护层的厚度小于20纳米。

在本发明一实施例的半导体结构及其制造方法中，由于在栅绝缘层上形成凹部，再将通道层图案化于凹部内。如此一来，半导体结构可以克服钙钛矿无法通过一般工艺进行图案化的问题，并实现以具有高载子移动率的钙钛矿做为通道层，提升半导体结构的性能。另外，通过使用现有的薄膜晶体管工艺设备，成长通道层，可以简化半导体结构的制造方法、节省成本并提升工艺的效率。此外，保护层形成于通道层上，以保护通道层不受后续工艺的影响，避免受到损害、提升制造良率。另外，保护层还具有超薄厚度，可以进一步降低源极/漏极与通道层的接触电阻值，通过穿隧效应，使源极/漏极欧姆接触通道层，提升半导体结构的性能。

本发明的目的之一为提升半导体结构的性能。

本发明的目的之一为克服钙钛矿无法通过湿式蚀刻工艺进行图案化的问题。

本发明的目的之一为避免半导体结构于工艺中受到损害。

本发明的目的之一为提升半导体结构的制造良率。

本发明的目的之一为简化半导体结构的制造方法并节省成本。

本发明的目的之一为减少半导体结构的照光、漏光及漏电的现象。

本发明的目的之一为提升大尺寸显示器的显示品质。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。