[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中，半导体结构的形成方法包括：提供基底；在所述基底上形成栅极结构；在所述栅极结构的侧壁上形成延伸至所述基底中的侧墙层；刻蚀所述侧墙层露出的基底材料，形成沟槽；在所述沟槽中形成源漏掺杂层。一种半导体结构，包括：衬底；栅极结构，位于所述衬底上；沟槽，位于所述栅极结构之间的衬底中；源漏掺杂层，位于所述沟槽中；侧墙层，位于所述栅极结构的侧壁上，所述侧墙层的底端延伸至所述源漏掺杂层中。本发明减小了短沟道效应对器件的影响，提高了器件性能。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

即使是对于FinFET器件，其性能和短沟道效应的权衡也越来越成为挑战，为了克服这个问题，一般使用轻掺杂漏(Lightly Doped Drain，LDD)和晕环掺杂分布来改善器件性能。

但在LDD和晕环掺杂分布来改善器件性能的过程中，源漏掺杂层易存在空洞(void)缺陷。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，减少源漏掺杂层中的空洞。

为解决上述问题，本发明提供一种半导体结构及其形成方法，包括：提供基底；在所述基底上形成栅极结构；在所述栅极结构的侧壁上形成延伸至所述基底中的侧墙层；刻蚀所述侧墙层露出的基底材料，形成沟槽；在所述沟槽中形成源漏掺杂层。

可选的，在所述栅极结构的侧壁上形成延伸至所述基底中的侧墙层的步骤包括：所述侧墙层的厚度为2纳米至8纳米。

可选的，在所述栅极结构的侧壁上形成延伸至所述基底中的侧墙层的步骤包括：在所述栅极结构露出的基底上形成凹槽；形成覆盖所述栅极结构的侧壁和所述凹槽侧壁的侧墙层。

可选的，所述凹槽的深度为10纳米至20纳米。

可选的，刻蚀所述侧墙层露出的基底材料，形成沟槽的步骤包括：刻蚀所述凹槽底部的基底材料，形成沟槽；在所述沟槽中形成源漏掺杂层的步骤包括：在所述沟槽中形成材料层并对所述材料层进行掺杂，形成源漏掺杂层。

可选的，在所述栅极结构的侧壁上形成延伸至所述基底中的侧墙层的步骤还包括：在形成覆盖所述栅极结构的侧壁和所述凹槽侧壁的侧墙层后，在所述侧墙层上形成侧墙保护层。

可选的，所述半导体结构的形成方法还包括：在刻蚀所述侧墙层露出的基底材料形成沟槽后，在所述沟槽中形成源漏掺杂层的步骤之前，利用氩气、氙气或者氢气对所述沟槽内壁进行退火处理。

可选的，在所述沟槽中形成材料层并对所述材料层进行掺杂，形成源漏掺杂层的步骤包括：在所述沟槽中形成缓冲扩散层；在所述缓冲扩散层上形成顶部掺杂层。