[发明专利]半导体装置及其制造方法

说明书

本发明提出一种半导体装置及其制造方法，该半导体装置包括一基底、阱、一第一掺杂区、一第二掺杂区、一漏极区、一源极区以及一栅极区。基底具有一第一导电型。阱设置于基底之中，并具有一第二导电型。第一掺杂区设置于阱之中，并具有第一导电型。第二掺杂区设置于阱之中，并具有第一导电型。第一掺杂区与第二掺杂区在空间上彼此分隔。漏极区设置于阱之中，并具有第二导电型。源极区设置于阱之中，并具有第二导电型。栅极区设置于阱之中，并位于源极区与漏极区之间。栅极区具有第一导电型并重叠第一掺杂区。采用本发明方案可以有效提升结型场效应晶体管JFET的空乏能力及驱动电流，并降低JFET的通道截止电压。

技术领域

本发明有关于一种半导体装置及其制造方法，特别是有关于一种结型场效应晶体管(Junction Field Effect Transistor；JFET)的半导体装置及其制造方法。

背景技术

为了提高结型场效应晶体管的驱动电流，已知的做法是调整栅极的深度。当栅极的深度愈低时，结型场效应晶体管可提供较大的驱动电流。然而，已知的做法却增加了结型场效应晶体管的通道截止电压(Pinch off voltage)。

发明内容

本发明提供一种半导体装置，包括一基底、阱、一第一掺杂区、一第二掺杂区、一漏极区、一源极区以及一栅极区。基底具有一第一导电型。阱设置于基底之中，并具有一第二导电型。第一掺杂区设置于阱之中，并具有第一导电型。第二掺杂区设置于阱之中，并具有第一导电型。第一掺杂区与第二掺杂区在空间上彼此分隔。漏极区设置于阱之中，并具有第二导电型。源极区设置于阱之中，并具有第二导电型。栅极区设置于阱之中，并位于源极区与漏极区之间。栅极区具有第一导电型并重叠第一掺杂区。

本发明另提供一种半导体装置的制造方法，包括提供一基底；于基底之中形成一阱；于阱之中形成一第一掺杂区；于阱之中形成一第二掺杂区；于阱之中形成一漏极区；于阱之中形成一源极区；于阱之中形成一栅极区。基底、第一掺杂区、第二掺杂区及栅极区具有一第一导电型。第一阱、漏极区及源极区具有一第二导电型。第一掺杂区与第二掺杂区在空间上彼此分隔。栅极区位于源极区及漏极区之间，并重叠第一掺杂区。

本发明中漏极区、源极区以及栅极区构成一结型场效应晶体管，由于第一掺杂区与第二掺杂区在空间上彼此分隔，因此当第一掺杂区电性浮接且第二掺杂区接收一接地电压时，可以有效提升JFET的空乏能力及驱动电流，并降低JFET的通道截止电压。

附图说明

图1为本发明的半导体装置的一可能剖面示意图。

图2为本发明的掺杂区的一可能俯视图。

图3为本发明的半导体装置的另一可能剖面示意图。

图4为本发明的半导体装置的另一可能剖面示意图。

图5～图7显示图1所示的半导体装置的制造方法。

图8显示图3所示的半导体装置的制造方法。

图9A及图9B显示图3所示的半导体装置的另一制造方法。

附图标号

100：半导体装置；

102：基底；

104、128：阱；

106、108：掺杂区；

110：漏极区；

112：栅极区；

114：源极区；

116：内层介电层；

118、120、122、126：内连结构；

124：基体区；

200：区域；