[发明专利]半导体结构及形成方法、静态随机存取存储器及形成方法

说明书

一种半导体结构及形成方法、以及静态随机存取存储器及形成方法，其中半导体结构的形成方法包括：提供基底，基底包括相邻的器件区，器件区基底表面具有第一鳍部；在基底表面形成隔离结构，隔离结构顶部低于第一鳍部顶部，且覆盖第一鳍部部分侧壁，隔离结构包括第一区和第二区，第一区和第二区分别与各第一鳍部相对两侧侧壁接触，第一区位于相邻第一鳍部之间，第一区隔离结构顶部高于第二区隔离结构顶部；以隔离结构为掩膜，在第一鳍部内形成第一掺杂层，部分第一掺杂层位于第二区；在第一掺杂层和基底表面、以及第一鳍部侧壁形成介质层，介质层内具有第一接触孔，第一接触孔底部暴露出第一掺杂层顶部和第二区第一掺杂层侧壁。所形成器件性能较好。

技术领域

本发明涉及集成电路技术领域，特别涉及一种半导体结构及其形成方法、以及静态随机存取存储器的结构及其形成方法。

背景技术

随着数字集成电路的不断发展，片上集成的存储器已经成为数字系统中重要的组成部分。静态随机存取存储器(Static Random Access Memory，SRAM)以其低功耗、高速的优点成为片上存储器中不可或缺的重要组成部分。静态随机存取存储器只要为其供电即可保存数据，无需不断对其进行刷新。

基础静态随机存取存储器一般包括六个晶体管：2个上拉晶体管(Pull-uptransistor，PU)、2个下拉晶体管(Pull-down transistor，PD)以及2个传输晶体管(Pass-gate transistor，PG)。在静态随机存取存储器的神经过程中，通常要保证足够大的β比率(Ipd/Ipg电流比)，以获得足够高的静态噪声容限(Static-noise Margin，SNM)，同时要求γ比率(Ipg/Ipu电流比)足够大，以获得良好的可写性(Writability)。因此，对于传输晶体管性能的不同要求，造成静态随机存取存储器的可写性与读取稳定性之间的冲突。

然而，现有技术形成的静态随机存取存储器性能仍较差。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高半导体器件的性能。

为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括相邻的器件区，所述器件区基底表面具有第一鳍部，且相邻器件区第一鳍部相邻；在所述基底表面形成由一器件区延伸至相邻器件区的隔离结构，所述隔离结构顶部低于第一鳍部顶部，且覆盖第一鳍部的部分侧壁，所述隔离结构包括第一区和第二区，所述第一区和第二区分别与各第一鳍部相对两侧侧壁相接触，所述第一区位于相邻第一鳍部之间，且所述第一区隔离结构顶部高于第二区隔离结构顶部；以所述隔离结构为掩膜，在所述第一鳍部内形成第一掺杂层，部分第一掺杂层位于第二区；在所述第一掺杂层和基底表面、以及第一鳍部的侧壁形成介质层，所述介质层内具有第一接触孔，所述第一接触孔底部暴露出第一掺杂层顶部和第二区第一掺杂层的侧壁。

可选的，相邻第一鳍部之间的距离为：84纳米～88纳米。

可选的，所述隔离结构的形成方法包括：在所述基底表面形成初始隔离结构，所述初始隔离结构顶部低于第一鳍部顶部，且覆盖第一鳍部的部分侧壁；在部分第一区初始隔离结构顶部掺入掺杂离子，形成锁定区，所述锁定区与第一鳍部侧壁相接触；形成所述锁定区之后，去除所述第二区初始隔离结构，形成所述隔离结构；第一区隔离结构顶部与第二区隔离结构顶部的高度差为：1纳米～5纳米。

可选的，形成所述初始隔离结构之后，形成所述锁定区之前，所述形成方法还包括：形成横跨第一鳍部的第一栅极结构；所述介质层还覆盖第一栅极结构的侧壁和顶部表面，所述介质层内还具有暴露出第一区第一栅极结构顶部的第二接触孔。

可选的，形成所述第一接触孔和第二接触孔之后，所述形成方法还包括：在所述第一接触孔内形成第一插塞；在所述第二接触孔内形成第二插塞；所述第一插塞与第二插塞之间的距离为：10纳米～14纳米。

可选的，所述掺杂离子包括：氮离子、硼离子或者氟离子。