[发明专利]半导体结构及其形成方法

说明书

本发明涉及一种半导体结构及其形成方法，所述半导体结构包括：提供衬底，所述衬底具有背对的正面和背面，所述衬底的正面上形成有堆叠结构及至少覆盖所述堆叠结构侧面的介质层，所述堆叠结构包括沿垂直于所述衬底的方向交错堆叠的若干层绝缘层和若干层牺牲层；至少在所述衬底的背面上形成第一应力层。所述第一应力层能够抵消衬底翘曲的应力，从而减少衬底翘曲的曲率，提高产品良率。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NAND闪存存储器。3D NAND闪存存储器是一种基于平面NAND闪存的新型产品，这种产品的主要特色是垂直堆叠了多层数据存储单元，将平面结果转化为立体结构，可打造出存储容量比同类NAND技术高达数倍的存储设备。该技术可支持在更小的空间内容纳更高存储容量，进而带来很大程度的成本节约、能耗降低，以及大幅的性能提升以全面满足众多消费类移动设备和要求最严苛的企业部署的需求。

由于在3D NAND闪存存储器中具有多层堆叠的金属控制栅极，具有较大的应力，会导致存储器形成过程中衬底发生翘曲，容易导致产品良率降低。

发明内容

本发明所要解决的技术问题是，提供一种半导体结构及其形成方法，以提高存储器的产品良率。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底具有背对的正面和背面，所述衬底的正面上形成有堆叠结构及至少覆盖所述堆叠结构侧面的介质层，所述堆叠结构包括沿垂直于所述衬底的方向交错堆叠的若干层绝缘层和若干层牺牲层；至少在所述衬底的背面上形成第一应力层。

可选的，还包括：在所述介质层和堆叠结构上形成掩膜层；所述掩膜层包括第二应力层，所述第二应力层与第一应力层材料相同；所述第二应力层与所述第一应力层同步形成。

可选的，所述第一应力层和第二应力层的材料为氮化硅。

可选的，采用炉管沉积工艺同时形成所述第二应力层和第一应力层。

可选的，所述第一应力层的应力范围为1.2GPa～1.5GPa。

可选的，所述掩膜层包括：在所述介质层和堆叠结构的上方层叠的第一子掩膜层和第二子掩膜层，所述第二应力层位于所述第一子掩膜层和第二子掩膜层之间。

可选的，采用等离子体增强化学气相沉积工艺形成所述第一子掩膜层和第二子掩膜层。

可选的，还包括：刻蚀所述掩膜层，形成图形化掩膜层；以所述图形化掩膜层为掩膜，在所述堆叠结构内形成沟道孔；在所述沟道孔内和所述第一应力层表面形成沟道孔材料层；去除所述第二子掩膜层和第二应力层。

可选的，采用湿法刻蚀工艺去除所述第二应力层。

可选的，还包括：在所述堆叠结构内形成栅线隔槽，沿所述栅线隔槽去除所述牺牲层，在所述绝缘层之间形成开口；在所述开口内填充栅极材料，形成控制栅极。

可选的，形成所述控制栅极之后，所述衬底的曲率半径范围为80m～100m。

为解决上述问题，本发明的技术方案还提供一种半导体结构，包括：衬底，所述衬底具有背对的正面和背面，所述衬底的正面上形成有栅极堆叠结构及至少覆盖所述栅极堆叠结构侧面的介质层；至少位于所述衬底的背面上的第一应力层。

可选的，所述第一应力层的材料为氮化硅。