[发明专利]具有嵌入式层叠硅通孔管芯的衬底

说明书

本申请公开了具有嵌入式层叠硅通孔管芯的衬底。描述了具有嵌入式层叠硅通孔的衬底。例如，一种装置包括第一管芯和第二管芯。第二管芯具有布置在其中的一个或多个硅通孔(TSV管芯)。第一管芯通过所述一个或多个硅通孔电耦合到TSV管芯。该装置还包括无芯衬底。第一管芯和TSV管芯二者都嵌入在无芯衬底中。

本发明专利申请是国际申请号为PCT/US2011/061628，国际申请日为 2011年11月21日，进入中国国家阶段的申请号为201180062010.2，名称为“具有嵌入式层叠硅通孔管芯的衬底”的发明专利申请的分案申请。

技术领域

本发明的实施例处于半导体封装领域，具体而言，处于具有嵌入式层叠硅通孔管芯的衬底的领域。

背景技术

如今的消费者电子市场频繁地要求需要非常复杂的电路的复杂功能。缩放到越来越小的例如晶体管之类的基本构建块已经使得能够随着渐进式的世代将甚至更复杂电路合并到单个管芯上。另一方面，尽管缩放通常被认为是尺寸的减小，但是多个所封装的管芯越来越多地耦合在一起以获得计算系统中的更先进的功能和马力。而且，特定半导体封装的尺寸实际上可能被增加以将多个管芯包括在单个半导体封装内。

然而，当尝试耦合多个所封装的管芯时，可能出现结构问题。例如，半导体封装中所使用的组件的之间的热膨胀系数(CTE)差异的影响可能在将所封装的管芯添加在一起时导致有害的缺陷。类似地，用在单个半导体封装内的组件之间的热膨胀系数(CTE)差异的效应可能由于对单个封装内的一个以上管芯执行半导体管芯封装工艺而导致有害的缺陷。

半导体封装被用于保护集成电路(IC)芯片或管芯，并且还用于向管芯提供去往外部电路的电接口。随着对更小的电子器件的要求增加，半导体封装被设计成更紧凑的，并且必须支持更大的电路密度。例如，一些半导体封装现在使用无芯衬底，该无芯衬底不包括常规衬底中常见的厚树脂芯层。此外，对高性能器件的要求导致对经改善的半导体封装的需求，该经改善的半导体封装实现混合技术管芯层叠或者在保持与随后的封装处理兼容的薄封装轮廓和低总翘曲的同时提供封装层叠能力。

无凸块构建层(Bumpless Build-Up Layer)或BBUL是一种处理器封装技术。该技术是无凸块的，因为其不使用常用的微小焊料凸块来将硅管芯附连到处理器封装引线。其具有构建层，因为其是围绕硅管芯生长或构建的。常见方式是单独地制造它们并将它们接合在一起。一些半导体封装现在使用无芯衬底，该无芯衬底不包括常规衬底中常见的厚树脂芯层。

附图说明

图1示出了根据本发明的实施例的具有嵌入式层叠硅通孔管芯的无芯衬底的横截面图。

图2A示出了根据本发明的实施例的在具有嵌入式层叠硅通孔管芯的无芯衬底的制造中的处理期间的横截面图。

图2B示出了根据本发明的实施例的在具有嵌入式层叠硅通孔管芯的无芯衬底的制造中的处理期间的横截面图。

图2C示出了根据本发明的实施例的在具有嵌入式层叠硅通孔管芯的无芯衬底的制造中的进一步处理期间的横截面图。

图2D示出了根据本发明的实施例的在具有嵌入式层叠硅通孔管芯的无芯衬底的制造中的进一步处理期间的横截面图。

图2E示出了根据本发明的实施例的在具有嵌入式层叠硅通孔管芯的无芯衬底的制造中的进一步处理期间的横截面图。

图2F示出了根据本发明的实施例的在具有嵌入式层叠硅通孔管芯的无芯衬底的制造中的进一步处理期间的横截面图。

图2G示出了根据本发明的实施例的在具有嵌入式层叠硅通孔管芯的无芯衬底的制造中的进一步处理期间的横截面图。

图2H示出了根据本发明的实施例的在具有嵌入式层叠硅通孔管芯的无芯衬底的制造中的处理期间的横截面图。