[发明专利]半导体工艺的关键尺寸的监测结构及监测方法

说明书

本发明涉及一种半导体工艺的关键尺寸的监测结构及监测方法。所述测试结构包括：第一测试件，具有第一宽度、第一长度和第一电学参数；第二测试件，包括至少一个测试条，所述测试条具有第二宽度和第二长度，所述第二测试件具有第二电学参数，其中，第二宽度远小于所述第一宽度、第一长度、第二长度，所述第二宽度的设计尺寸为所述半导体工艺的关键尺寸，根据第一测试件的第一电学参数、第一宽度、第一长度以及所述第二测试件的第二电学参数、第二长度来监测所述第二宽度的实际尺寸，通过将所述第二宽度的实际尺寸与所述第二宽度的设计尺寸相比来判断所述半导体工艺的关键尺寸是否发生变化。通过所述结构和方法绝大部分关键层次的CD都可以监控。

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种半导体工艺中半导体工艺的关键尺寸的监测结构及监测方法。

背景技术

集成电路制造技术是一个复杂的工艺，技术更新很快。表征集成电路制造技术的一个关键参数为最小特征尺寸，即关键尺寸(critical dimension，CD)，关键尺寸的大小从最初的125微米发展到现在的0.13微米，甚至更小，正是由于关键尺寸的减小才使得每个芯片上设置百万个器件成为可能。

目前产品讲求轻薄短小，IC体积越来越小、功能越来越强、脚数越来越多，为了降低芯片封装所占的面积与改善IC效能，现阶段覆晶(Flip Chip)方式封装普遍被应用于绘图芯片、芯片组、存储器及CPU等。上述高阶封装方式单价高昂，如果能在封装前进行芯片测试，发现有不良品存在晶圆当中，即进行标记，直到后段封装制程前将这些标记的不良品舍弃，可省下不必要的封装成本。

现有技术中针对晶圆测试的方法包括多种，其中最常用的方法为晶圆可接受测试(wafer acceptance test，WAT)，所述WAT方法是针对专门测试图形(test key)进行测试通过电参数来判断各步工艺是否正常和稳定。

为了提高器件的可靠性和性能，在器件制备过程中WAT测试，例如在器件关键步骤中都会在线(Inline)量测形成的图案或者元件的关键尺寸(CD)，但每个层一般都只能测试部分元件或区域，例如1-2片膜层，实际工艺步骤是复杂的，而且片和片之间的也可能存在比较大的差异，特别对一些非常关键的层次，如有源区/栅极层(gate,GT)等，会直接影响器件的特性，当前还没有一个合适的测试图形(test key)来直接在线监测(monitor Inline)关键尺寸的波动，用监测关键尺寸的测试图形(test key)再结合器件的特性可以很快锁定在线关键尺寸是否产生偏差。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供了一种半导体工艺的关键尺寸的监测结构，所述监测结构包括：

所述监测结构包括：

第一测试件，具有第一宽度、第一长度和第一电学参数；

第二测试件，包括至少一个测试条，所述测试条具有第二宽度和第二长度，所述第二测试件具有第二电学参数，其中，所述第二宽度远小于所述第一宽度、第一长度、第二长度，所述第二宽度的设计尺寸为所述半导体工艺的关键尺寸，根据所述第一测试件的第一电学参数、第一宽度、第一长度以及所述第二测试件的第二电学参数、第二长度来监测所述第二宽度的实际尺寸，通过将所述第二宽度的实际尺寸与所述第二宽度的设计尺寸相比来判断所述半导体工艺的关键尺寸是否发生变化。

可选地，所述第一测试件的厚度与所述第二测试件的厚度相同。

可选地，所述第二测试件包括彼此相互平行设置的若干所述测试条，若干所述测试条相互间隔设置。

可选地，所述第一测试件包括呈长方体结构的电阻条，所述第二测试件包括呈长方体结构的电阻条；