[发明专利]半导体装置

说明书

公开一种半导体装置。半导体装置包含衬底、沟道半导体图案、栅极电极、源区/漏区以及气隙。沟道半导体图案竖直地堆叠在衬底上且彼此间隔开。栅极电极跨过沟道半导体图案。源区/漏区位于栅极电极的相对侧边，源区/漏区连接到沟道半导体图案。气隙位于衬底与源区/漏区的底部表面之间，以使得源区/漏区的底部表面不接触衬底。

[相关申请的交叉参考]

本专利申请主张于2017年4月12日提交的韩国专利申请第10-2017-0047542号的优先权，所述韩国专利申请的全部内容并入本专利申请供参考。

技术领域

本公开涉及一种半导体装置，且特别是涉及一种包含场效应晶体管的半导体装置。

背景技术

半导体装置可以是电子产业中的重要因素，因为其尺寸小、功能多和/或制造成本低。半导体装置可以归类为存储逻辑数据的半导体存储器装置、处理逻辑数据的操作的半导体逻辑装置以及具有存储器和逻辑元件两者的混合式半导体装置中的任一种。随着电子产业的先进发展，越来越需要用于高度集成的半导体装置。举例来说，对于具有高可靠性、高速和/或多功能特性的半导体装置的需求近年来在增加。为满足这些需求，半导体装置已逐渐变为复杂的以及高度集成的。

发明内容

本公开的实施例提供一种半导体装置，其包含具有增强的电特性的场效应晶体管。

根据本公开的示范性实施例，一种半导体装置可包括：衬底；沟道半导体图案，竖直地堆叠在衬底上且彼此间隔开；栅极电极，跨过沟道半导体图案；源区/漏区，位于栅极电极的相对侧边，所述源区/漏区连接到沟道半导体图案；气隙，位于衬底与源区/漏区的底部表面之间以使得所述源区/漏区的底部表面不接触衬底。

根据本公开的示范性实施例，一种半导体装置可包括：有源图案，从衬底突出；沟道堆叠，位于有源图案上；栅极电极，覆盖沟道堆叠且穿过有源图案；源区/漏区，位于栅极电极的相对侧边的有源图案上；生长预防区，位于源区/漏区与源区/漏区下方的有源图案之间。沟道堆叠可包括以竖直方式堆叠且彼此间隔开的沟道半导体图案。在源区/漏区与生长预防区之间可设置有气隙，以使得源区/漏区不接触生长预防区。

根据本公开的示范性实施例，一种半导体装置可包括：衬底，具有在第一方向上延伸的有源图案，所述有源图案具有第一区域以及在第一区域的相对侧边的第二区域；沟道半导体图案，竖直地堆叠在有源图案的第一区域上且彼此间隔开；栅极结构，在垂直于第一方向的第二方向上延伸且跨过沟道半导体图案；源区/漏区，位于有源图案的第二区域上及栅极结构的相对侧边，所述源区/漏区连接到沟道半导体图案；内部间隔件，设置在栅极结构的侧壁上；气隙，位于源区/漏区的底部表面与第二区域的顶部表面之间，以使得源区/漏区的底部表面不接触第二区域的顶部表面。气隙的顶部表面可由源区/漏区的底部表面定义，气隙的底部表面可由第二区域的顶部表面定义。

附图说明

图1是用于说明根据本公开的示范性实施例的半导体装置的平面视图。

图2A是沿图1的线I-I'截取的横截面视图。

图2B是沿图1的线II-II'和III-III'截取的横截面视图。

图3是对应于图1的线III-III'的用于说明源区/漏区的实例的横截面视图。

图4A、图5A、图6A、图7A、图8A、图9A、图10A以及图11A是对应于图1的线I-I'的用于说明根据本公开的示范性实施例的半导体装置的制造方法的横截面视图。

图4B、图5B、图6B、图7B、图8B、图9B、图10B以及图11B是各自对应于图1的线II-II'和III-III'的横截面视图。

图12A是沿图1的线I-I'截取的用于说明根据本公开的示范性实施例的半导体装置的横截面视图。