[发明专利]制造半导体装置的方法以及半导体装置

说明书

本申请提供了一种制造半导体装置的方法以及半导体装置。该制造半导体装置的方法包括：将衬底的上部图案化，以形成第一有源图案，所述衬底包括具有第一晶格常数的半导体元素；在第一有源图案的上部上执行选择性外延生长工艺，以形成第一源极/漏极区；为第一源极/漏极区掺杂镓；在掺有镓的第一源极/漏极区上执行退火工艺；以及形成连接至第一源极/漏极区的第一接触图案。第一源极/漏极区包括具有大于第一晶格常数的第二晶格常数的半导体元素。

相关申请的交叉引用

本申请要求于2017年4月3日在韩国知识产权局提交的韩国专利申请No.10-2017-0043122的优先权，该申请的全部内容以引用方式并入本文中。

技术领域

本公开涉及一种制造半导体装置的方法，并且具体地说，涉及一种制造包括场效应晶体管的半导体装置的方法。

背景技术

由于其小尺寸、多功能和/或低成本特性，半导体装置被认为是电子工业中的重要元件。半导体装置可分为用于存储数据的存储器装置、用于处理数据的逻辑装置和包括存储器和逻辑元件二者的混合装置。为了符合对具有快速度和/或低功耗的电子装置的增加的需求，重要的是实现具有高可靠性、高性能和/或多功能的半导体装置。为了满足这些技术标准，半导体装置的复杂性和/或集成密度正在增大。

发明内容

本公开的一些实施例提供了一种制造设置有具有改进的电特性的场效应晶体管的半导体装置的方法。

根据本公开的一些实施例，一种制造半导体装置的方法可包括以下步骤：将衬底的上部图案化，以形成第一有源图案，所述衬底包括具有第一晶格常数的半导体元素；在第一有源图案的上部上执行选择性外延生长工艺，以形成第一源极/漏极区；为第一源极/漏极区掺杂镓；在掺有镓的第一源极/漏极区上执行退火工艺；以及形成耦接至第一源极/漏极区的第一接触图案。第一源极/漏极区可包括具有大于第一晶格常数的第二晶格常数的半导体元素。

根据本公开的一些实施例，一种制造半导体装置的方法可包括以下步骤：在衬底的PMOSFET区上形成第一器件隔离层以限定第一有源图案，第一有源图案的上部竖直地突出于第一器件隔离层上；形成栅电极，以与第一有源图案交叉；在邻近于栅电极的一侧的第一有源图案上执行选择性外延生长工艺，以形成第一源极/漏极区；为第一源极/漏极区掺杂镓；在掺有镓的第一源极/漏极区上执行退火工艺；以及形成耦接至第一源极/漏极区的第一接触图案。

根据本公开的一些实施例，一种半导体装置可包括：衬底的PMOSFET区上的第一有源图案，所述衬底包括具有第一晶格常数的半导体元素；栅电极，其与第一有源图案交叉，并且在第一方向上延伸；第一源极/漏极区，其在栅电极的一侧设置在第一有源图案中；以及耦接至第一源极/漏极区的第一接触图案。第一源极/漏极区可包括具有大于第一晶格常数的第二晶格常数的半导体元素，第一源极/漏极区的上部可包括作为杂质的镓(Ga)，并且第一源极/漏极区中的镓的浓度可在从第一接触图案朝着第一源极/漏极区的下部的方向上减小。

附图说明

从下面结合附图的简单描述中将更加清楚地理解示例实施例。附图代表如本文所述的非限制性示例实施例。

图1是示出根据本公开的一些实施例的半导体装置的平面图。

图2A至图2D分别是沿着图1的线A-A’、线B-B’、线C-C’和线D-D’截取的剖视图。

图3是图2A的部分M的放大的剖视图。

图4、图6、图8、图10、图12、图14、图16和图18是示出根据本公开的一些实施例的制造半导体装置的方法的平面图。

图5A、图7A、图9A、图11A、图13A、图15A、图17A和图19A分别是沿着图4、图6、图8、图10、图12、图14、图16和图18的线A-A'截取的剖视图。