[发明专利]高电压半导体装置

说明书

本发明提供一种高电压半导体装置。所述高电压半导体装置包括第一区、第二区和互连区。第一区包括横向扩散金属氧化物半导体(LDMOS)装置。LDMOS装置包括：N型高浓度源极区；P型高浓度拾取区，其中，N型高浓度源极区和P型高浓度拾取区形成在P型第一主体区中；漏极区；P型掩埋掺杂层，形成在绝缘层的底表面下面。第二区包括：第二主体区；P型第一高掺杂区和P型第二高掺杂区，其中，P型第一高掺杂区和P型第二高掺杂区形成在第二主体区中；N型第三高掺杂区；第二掩埋掺杂区。互连区将第一区连接到第二区。

本申请要求于2017年5月31日提交到韩国知识产权局的第 10-2017-0067955号韩国专利申请的权益，该韩国专利申请的全部公开出于所有目的通过引用包含于此。

技术领域

本公开涉及一种高电压半导体装置。本公开也涉及一种用于阻止包括在高电压半导体装置中的低电压区与高电压区二者之间的漏电流以及用于约束可易于在高电压区中发生的寄生晶体管的操作的高电压半导体装置。

背景技术

通常，互补金属氧化物半导体(CMOS)装置的高电压晶体管在高电压下操作，并广泛用于诸如非易失性存储器装置或易失性存储器装置的半导体装置的操作电路。高电压晶体管包括足够厚以具有高电压的击穿电压的栅极绝缘层。

作为针对高电压的功率装置的横向扩散金属氧化物半导体(LDMOS)晶体管具有诸如快切换速度、高输入阻抗、低功耗以及与COMS处理的兼容性的一些优势。LDMOS晶体管广泛用于诸如汽车的显示驱动集成电路、功率转换器、电机控制器或电源的各种功率装置。对于功率装置，特定的导通电阻和击穿电压是对装置的性能起主要影响的重要因素。

相反，低电压晶体管是在低电压下操作的装置，并广泛用于诸如逻辑装置的半导体装置的操作电路。由于低电压晶体管在比较低的电压下操作，因此低电压晶体管它的栅极绝缘层的厚度比高电压晶体管的栅极绝缘层的厚度薄。

典型地，对于以显示驱动集成电路或闪存闻名的非易失性半导体的制造，低电压晶体管和高电压晶体管二者必须形成在同一半导体基底中。针对每个半导体装置所需的高电压的电平被确定为从10伏特V至数十伏特，然而低电压的电平为了高性能和减小的芯片尺寸而快速减小。出于这种原因，当半导体装置的高密度集成被实现时，高电压需求与低电压需求之间的差异变得更大。因此，在同一半导体基底中形成低电压晶体管和高电压晶体管变得更加困难。

具有大于或等于600V的电压的高电压半导体装置可用于具有高电压需求的电机驱动或发光二极管照明。高电压半导体装置被划分为高电压区和低电压区，并且可能有必要在高电压区与低电压区之间形成隔离区。具体地讲，高电压区使用具有低掺杂浓度的阱区，这可引起晶体管中的寄生损失，造成设计缺陷和在完成的产品操作时的错误。

发明内容

提供本发明内容从而以简化的形式介绍构思的选择，其将在下面的具体实施方式中被进一步描述。本发明内容不意在确定所要求保护的主题的关键特征或必要特征，也不意在用于辅助确定所要求保护的主题的范围。

在一个总体方面，一种高电压半导体装置包括包含第一区和第二区以及连接第一区和第二区的互连区的半导体基底。第一区包括：N型第一半导体区，形成在半导体基底上；N型漏极区，形成在N型第一半导体区中；P型第一主体区，形成在半导体基底上；N型源极区，形成在P型第一主体区中；栅电极，形成在N型源极区与N型漏极区之间。第二区包括：N型第二半导体区，形成在半导体基底上；P型第二主体区，形成在N型第二半导体区中。互连区形成在半导体基底的表面上并包括：第一绝缘层，形成在N型第一半导体区与N型第二半导体区之间；金属互连部，形成在第一绝缘层上；隔离区，形成为直接接触第一绝缘层。

隔离区可包括P型结隔离区。P型结隔离区可形成为与半导体基底一样的导电性，并使用比半导体基底的掺杂浓度高的浓度被掺杂。

P型结隔离区可具有比半导体基底的浓度大2个数量级以上的浓度。