[发明专利]半导体装置的制造方法及半导体晶圆有效
| 申请号： | 201810159278.1 | 申请日： | 2018-02-26 |
| 公开（公告）号： | CN109509703B | 公开（公告）日： | 2023-07-25 |
| 发明（设计）人： | 渡边慎也;平圭介 | 申请（专利权）人： | 铠侠股份有限公司 |
| 主分类号： | H01L21/033 | 分类号： | H01L21/033 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 装置 制造 方法 | ||
1.一种半导体装置的制造方法，其特征在于包括如下步骤：
在半导体衬底的第1面的切割线形成对准标记；
在所述半导体衬底的第1面的上方形成积层着绝缘膜的积层构造；
去除位于所述对准标记上方的所述积层构造；
在光刻步骤中，使红外光从所述半导体衬底的位于与第1面为相反侧的第2面入射，使用来自所述对准标记的反射光，基于所述对准标记进行抗蚀剂图案的位置对准；及
按照所述抗蚀剂图案加工所述半导体衬底。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述抗蚀剂图案是从所述半导体衬底的第2面贯通到第1面的电极的布局图案，在所述半导体衬底的加工中，形成从所述半导体衬底的第2面贯通到第1面的沟槽，
还包括如下步骤：在所述沟槽内嵌埋金属。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述积层构造是积层两种绝缘膜而成的构造体，
在位于元件形成区域的所述积层构造的加工的同时，位于所述对准标记上方的所述积层构造被去除。
4.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
还包括如下步骤：于在所述半导体衬底的第1面的上方形成积层构造之后，在该积层构造上形成多层配线层，
还包括如下步骤：去除位于所述对准标记上方的金属配线。
5.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述对准标记的线宽为4μm以上。
6.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述对准标记由设置在所述半导体衬底的第1面的氧化硅膜形成。
7.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述对准标记由设置在所述半导体衬底的第1面的晶体管的栅极电极形成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司，未经铠侠股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810159278.1/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
