[发明专利]一种能够有效降低碳化硅外延表面缺陷的生长方法

说明书

本发明主要解决的技术问题是提出了一种能够有效降低碳化硅外延表面缺陷的生长方法。采用低、高温结合的在线原位刻蚀衬底工艺及在高于外延生长温度的条件下进行缓冲层生长，基于目前常用的化学气相淀积外延炉，在碳化硅衬底上通过改进在线原位刻蚀工艺及缓冲层(buffer layer)生长工艺，减少衬底上缺陷的延伸和演化生长，有效降低了外延层表面缺陷，获得了高质量的碳化硅同质外延晶片。该工艺兼容于常规的碳化硅外延工艺，适用于现有商业化的单片及多片是外延炉，具有较高的推广价值。

技术领域

本发明涉及一种能够有效降低碳化硅外延表面缺陷的生长方法，适用于单片外延炉以及行星式多片外延炉。通过采用低、高温结合的原位刻蚀衬底工艺以及高于外延温度的生长缓冲层的高温低速外延工艺，有效降低了碳化硅表面外延缺陷密度，特别是对器件性能有致命影响的缺陷，如三角形、胡萝卜位错、掉落物以及大三角形等的控制，如图1和图3所示，外延表面缺陷密度可以由2/cm²降低至0.5/cm²以下。且该方法工艺流程简单，易于操作，重复性和一致性较好，适合于批量性生产使用。

背景技术

碳化硅(SiC)作为第三代半导体材料，具有大禁带宽度、优良的稳定性、高热导率、高临界击穿场强、高饱和电子漂移速度等优良特性，是制作高温、高频、大功率和强辐射电力电子器件的理想半导体材料。与传统的硅器件相比，碳化硅材料的击穿电场比硅高一个量级，耐压是硅材料的10倍，导热率是硅材料的3倍，结温最高可达200℃，性能远远优于硅基器件。用于制作碳化硅器件的碳化硅材料通常是生长在碳化硅衬底上的碳化硅外延晶片。目前碳化硅外延生长已经实现了商业化，通常采用CVD(化学气相沉积)的方法来生长碳化硅外延晶片。

然而，由于SiC材料晶型较多、生长条件较苛刻等特点，目前用于SiC外延的衬底材料基本都是沿<11-20>方向偏4°硅面同质衬底。偏角衬底的引入可以使得外延层沿台阶面生长，进而实现晶格结构复制，大大提高外延层的结晶质量。但是，衬底材料的很多缺陷会随着外延生长逐步扩散或演化到外延层，导致SiC外延晶片表面缺陷较多，后期器件制作成品率不高，阻碍了SiC材料在电力电子器件领域的推广和应用。

因此，通过改进外延工艺，对外延层缺陷进行控制，减少外延缺陷的生成，能够有效提高SiC外延片的产出良率，对降低SiC器件的制作成本有着积极的作用。

综上所述，该外延方法通过优化原位刻蚀及缓冲层生长工艺，可大幅度降低碳化硅外延的表面缺陷。工艺兼容于常规的SiC外延工艺，具有较高的推广价值。

发明内容

发明目的：针对以上问题，本发明提出了一种能够有效降低碳化硅外延表面缺陷的生长方法。

技术方案：本发明所述的一种能够有效降低碳化硅外延表面缺陷的生长方法，包括以下步骤：

第一步：选取偏向<11-20>方向4°或者8°的硅面碳化硅衬底，进行标准清洗后将衬底置于石墨基座内；

第二步：将石墨基座放入反应室内，利用氩气置换空气后，将反应室抽至真空后向反应室通入氢气，保持H₂流量120～200L/min，反应室压力为100～150mbar，使用射频加热的方式，以固定的升温速度25～30℃/分钟，将反应室由室温升温至 1400℃；然后将升温速度降低至15℃/分钟，升温至比外延层生长温度高出 15～20℃的温度，恒温刻蚀8-12分钟；

第三步：向反应室通入小流量硅源和碳源，其中硅源流量为50sccm～ 120sccm，C/Si为0.8～1.2之间，通入高纯氮气(N₂)，生长厚度0.5-20μm，掺杂浓度～1E18cm^-3的n型缓冲层；