[发明专利]一种维持固定脉冲的时钟同步电路

权利要求书

1.一种维持固定脉冲的时钟同步电路，其特征在于：包括外部时钟处理模块和振荡器模块，所述外部时钟处理模块包括施密特触发器、上升沿检测单元、外部时钟检测单元和第一RS触发器，所述施密特触发器的输入端引出作为外部时钟处理模块的信号输入端，施密特触发器的输出端连接上升沿检测单元的输入端，上升沿检测单元的输出端连接外部时钟检测单元的输入端，外部时钟检测单元的输出端连接第一RS触发器的输入端，第一RS触发器的输出端引出作为外部时钟处理模块的信号输出端；

所述振荡器模块包括上升沿标识信号产生单元、下降沿标识信号产生单元和振荡信号产生单元，所述外部时钟处理模块的信号输出端连接上升沿标识信号产生单元的输入端，上升沿标识信号产生单元的输出端和下降沿标识信号产生单元的输出端连接振荡信号产生单元的输入端，上升沿标识信号产生单元的输入端和下降沿标识信号产生单元的输入端连接振荡信号产生单元的输出端，振荡信号产生单元的输出端引出作为振荡器模块的信号输出端，振荡器模块的信号输出端输出时钟信号OSC。

2.如权利要求1所述的一种维持固定脉冲的时钟同步电路，其特征在于，所述上升沿标识信号产生单元包括第一MOS晶体管、第一电容、第二MOS晶体管、第三MOS晶体管、第一比较器、第一三级反相器、第一或非门、第一反相器，第一MOS晶体管的栅极引出作为上升沿标识信号产生单元的外接时钟控制端并连接外部时钟处理模块的信号输出端，第一MOS晶体管的源极接地，第二MOS晶体管和第三MOS晶体管的漏极共联后连接到第一比较器的反相输入端，第一MOS晶体管的漏极以及第一电容的一端均连接第一比较器的反相输入端，第二MOS晶体管的栅极接入时钟频率控制信号V_rt，第二MOS晶体管的源极接入电源VCC，第一电容的另一端以及第三MOS晶体管的源极接地，第三MOS晶体管的栅极引出作为上升沿标识信号产生单元的输入端并连接振荡信号产生单元的输出端，第一比较器的正相输入端接入基准信号V_ref，第一比较器的输出端连接第一三级反相器的输入端，第一三级反相器的输出端连接第一或非门的一个输入端，第一或非门的另一个输入端连接上升沿检测单元的输出端，第一或非门的输出端连接第一反相器的输入端，第一反相器的输出端引出作为上升沿标识信号产生单元的输出端并连接振荡信号产生单元的输入端。

3.如权利要求2所述的一种维持固定脉冲的时钟同步电路，其特征在于，所述下降沿标识信号产生单元包括恒定电流源、第四MOS晶体管、第二反相器、第二电容、第二比较器、第二三级反相器，恒定电流源接入第四MOS晶体管的漏极，第二反相器的输入端引出作为下降沿标识信号产生单元的输入端并连接振荡信号产生单元的输出端，第二反相器的输出端连接第四MOS晶体管的栅极，第四MOS晶体管的漏极连接第二比较器的反相输入端，第四MOS晶体管的源极接地，第二电容的一端接入第二比较器的反相输入端，第二电容的另一端接地，第二比较器的正相输入端接入基准信号V_ref，第二比较器的输出端连接第二三级反相器的输入端，第二三级反相器的输出端引出作为下降沿标识信号产生单元的输出端并连接振荡信号产生单元的输入端。

4.如权利要求3所述的一种维持固定脉冲的时钟同步电路，其特征在于，所述振荡信号产生单元包括第二RS触发器、反相施密特触发器，所述第二RS触发器的复位端和置位端分别引出作为振荡信号产生单元的输入端，所述上升沿标识信号产生单元的输出端连接第二RS触发器的复位端，下降沿标识信号产生单元的输出端连接第二RS触发器的置位端，第二RS触发器的输出端连接反相施密特触发器的输入端，反相施密特触发器的输出端引出作为振荡信号产生单元的输出端。

5.如权利要求4所述的一种维持固定脉冲的时钟同步电路，其特征在于，所述上升沿检测单元包括第三反相器、第三电容、第一与非门、第四反相器，第三反相器的输入端引出作为上升沿检测单元的输入端，第三反相器的输出端连接第一与非门的一个输入端，第一与非门的另一个输入端连接第三反相器的输入端，第三电容的一端连接在第三反相器的输出端，第三电容的另一端接地，第一与非门的输出端连接第四反相器的输入端，第四反相器的输出端引出作为上升沿检测单元的输出端。