[发明专利]半导体结构

说明书

本揭露提供一种半导体结构。在一实施方式中，半导体结构包含：元件区域、虚拟区域以及至少一热导体。元件区域具有至少一半导体元件。虚拟区域与元件区域接触。此至少一热导体嵌入虚拟区域。

技术领域

关于一种半导体元件的结构及方法。特别是关于一种半导体元件散热的结构及方法。

背景技术

集成电路(integrated circuit，IC)通常包含在半导体材料的晶片上的大量电子组件，例如电阻器、晶体管、电容器等。半导体材料和设计技术的进步已经产生了越来越小和更复杂的电路。对于积极扩展高性能集成电路的技术已经在互连线和元件中产生了更高的电流密度，这又增加了功率的消耗。一般来说，这种大量的消散功率会转变成热，进而造成热密度显著地提高。

绝缘体上硅(Silicon-On-Insulator，SOI)技术在集成电路领域中变得越来越重要。SOI技术涉及在绝缘材料层上的相对较薄的半导体材料层中形成晶体管。更具体的说，SOI技术的特征在于在绝缘层(例如氧化物)上形成薄硅层用以形成主动元件(activedevices)时，这些层依序形成在基板上方。举例来说，形成晶体管的源极和漏极可以通过在硅层中布植离子来形成，而晶体管的栅极可以通过形成图案化的氧化层和导体层结构来形成。这种结构由于绝缘层而具有较低的寄生电容(parasitic capacitance)、优异的亚阈值摆幅(subthreshold swing)、较小的漏电流、有效的抑制短通道效应等，进而在性能上提供了显著的效益。

另一方面，SOI技术也存在着很大的缺点。对于块状硅场效晶体管(bulk siliconfield effect transistor)来说，元件中产生的热实质上是透过块状硅基板而消散。然而，SOI场效晶体管具有厚的氧化硅层(一般为几百纳米)。由于氧化硅的导热系数比块状硅的导热系数来的小，所以从通道到基板的散热会受到阻碍。此外，SOI场效晶体管包含非常薄的硅膜，由于表面声子散射，硅膜的导热率小于块状硅的导热率，因此进一步地抑制了散热。为此，相较于块状硅场效晶体管，SOI场效晶体管具有显著的自发热效应(self-heatingeffect)，此对半导体元件的电性能和可靠性产生不利的影响。举例来说，为了管理中央处理单元(central processing unit，CPU)的功率/热消散，处理器的制造商必须停止增加时脉频率(clock rates)并应用多核心(multi-core)晶片设计，当与处理器的数量相比时，这导致了多执行绪(multi-threaded)发展范例和非线性的速度增加。

此外，随着3D晶体管技术的引入，先进的半导体制造程序导致晶体管内部缺乏冷却空间，这使得晶体管内部核心处的热积累问题恶化。因此，散热问题已经成为半导体元件设计中的瓶颈。

在半导体元件中散热的一种现有的方式是使用外部热导体，例如散热片(heatsink)、导热油脂(thermal grease)、散热鳍片(radiating fins)和冷却风扇(coolingfans)。但是，这不能解决半导体元件内的热积累问题。另一种用于散热的方式是在软件控制的基础上，当其元件的温度到达阈值(threshold)时，将会产生警报并且在元件上施加一些操作，例如降频(underclocking)。再次强调，这种方式不能解决半导体元件内的热积累问题。此外，这种方式牺牲了元件的性能。因此，传统半导体元件的散热技术并不完全令人满意。

发明内容

根据本揭露实施例的一态样，一种半导体结构包含元件区域、虚拟区域以及至少一热导体。元件区域具有至少一半导体元件。虚拟区域是接触元件区域。此至少一热导体是嵌入虚拟区域中。

附图说明

当结合随附附图进行阅读时，本发明实施例的详细描述将能被充分地理解。应注意，根据业界标准实务，各特征并非按比例绘制且仅用于图示目的。事实上，出于论述清晰的目的，可任意增加或减小各特征的尺寸。在说明书及附图中以相同的标号表示相似的特征。