[发明专利]薄膜晶体管及其制作方法、阵列基板和显示装置

说明书

本公开提供了一种薄膜晶体管及其制作方法、阵列基板以及显示装置。所述薄膜晶体管包括：衬底；沟道区；重掺杂的第一半导体图案，位于所述沟道区的两侧；第二半导体图案，设置在所述重掺杂的第一半导体图案上；栅极绝缘层，覆盖所述沟道区和所述第二半导体图案；栅极图案，设置在所述栅极绝缘层上，所述栅极图案在所述衬底上的正投影位于所述沟道区在所述衬底上的正投影的范围内；以及源极图案和漏极图案，分别通过第一过孔和第二过孔与所述重掺杂的第一半导体图案接触。

技术领域

本公开涉及显示领域，具体地涉及一种薄膜晶体管及其制作方法、阵列基板以及显示装置。

背景技术

在显示面板技术中，随着显示分辨率的不断提高，显示面板中的各晶体管的尺寸不断减小，这种尺寸上的变化会对晶体管的电性质产生影响。比如，随着显示单元尺寸的减小，沟道区的长度变短，晶体管的栅极对沟道区两侧的重掺杂区的影响变大，并且沟道区中的短沟道效应变得更为明显，这都将严重影响显示面板的性能。

发明内容

本公开提出了一种薄膜晶体管及其制作方法、阵列基板以及显示装置。

根据本公开的一个方面，提出了一种薄膜晶体管。所述薄膜晶体管包括：设置在衬底上的沟道区；重掺杂的第一半导体图案，位于所述沟道区的两侧；第二半导体图案，设置在所述重掺杂的第一半导体图案上；栅极绝缘层，覆盖所述沟道区和所述第二半导体图案；栅极图案，设置在所述栅极绝缘层上，所述栅极图案在所述衬底上的正投影位于所述沟道区在所述衬底上的正投影的范围内；以及源极图案和漏极图案，分别通过第一过孔和第二过孔与所述重掺杂的第一半导体图案接触。

在一些实施例中，所述晶体管还包括：缓冲层，位于所述重掺杂的第一半导体图案和所述沟道区与所述衬底之间。

在一些实施例中，所述晶体管还包括：层间介质层，覆盖所述栅极图案。

在一些实施例中，所述重掺杂的第一半导体图案和沟道区的材料包括多晶硅，所述第二半导体图案的材料包括非晶硅。

根据本公开的另一方面，提供了一种阵列基板。所述阵列基板包括根据以上任一实施例的薄膜晶体管。

根据本公开的另一方面，提供了一种显示装置。所述显示装置包括根据以上实施例的阵列基板。

根据本公开的又一方面，提供了一种薄膜晶体管的制作方法。所述制作方法包括：在衬底上形成沟道区；形成位于沟道区两侧的重掺杂的第一半导体图案；在第一半导体图案上形成第二半导体层；形成覆盖所述沟道区和所述第二半导体图案的栅极绝缘层；在所述栅极绝缘层上形成栅极图案，所述栅极图案在所述衬底上的正投影位于所述沟道区在所述衬底上的正投影的范围内；形成第一过孔和第二过孔；以及形成源极图案和漏极图案，所述源极图案和所述漏极图案分别通过所述第一过孔和所述第二过孔与所述重掺杂的第一半导体图案接触。

在一些实施例中，所述形成沟道区的步骤、所述形成位于沟道区两侧的重掺杂的第一半导体图案的步骤和所述形成第二半导体图案的步骤包括：在衬底上形成第一半导体层；对所述第一半导体层进行重掺杂；在所述第一半导体层的预定位置处形成开口，以形成重掺杂的第一半导体图案；在所述重掺杂的第一半导体图案上形成第二半导体层，其中，所述第二半导体层覆盖所述开口；对所述第二半导体层的位于所述开口的部分进行结晶，以形成沟道区，并使得所述第二半导体层的未结晶部分形成第二半导体图案。

在一些实施例中，所述形成沟道区的步骤、所述形成位于沟道区两侧的重掺杂的第一半导体图案的步骤和所述形成第二半导体图案的步骤包括：在衬底上形成第一半导体层；在所述第一半导体层的预定位置处形成开口，以形成第一半导体图案；对所述第一半导体图案进行重掺杂，以形成重掺杂的第一半导体图案；在所述重掺杂的第一半导体图案上形成第二半导体层，其中，所述第二半导体层覆盖所述开口；对所述第二半导体层的位于所述开口的部分进行结晶，以形成沟道区，并使得所述第二半导体层的未结晶部分形成第二半导体图案。