[发明专利]薄膜晶体管及其制作方法、阵列基板和显示装置

权利要求书

1.一种薄膜晶体管，包括：

设置在衬底上的沟道区；

重掺杂的第一半导体图案，位于所述沟道区的两侧；

第二半导体图案，设置在所述重掺杂的第一半导体图案上；

栅极绝缘层，覆盖所述沟道区和所述第二半导体图案；

栅极图案，设置在所述栅极绝缘层上，所述栅极图案在所述衬底上的正投影位于所述沟道区在所述衬底上的正投影的范围内，并且所述栅极图案的截面具有倒置梯形的形状；以及

源极图案和漏极图案，分别通过第一过孔和第二过孔与所述重掺杂的第一半导体图案接触，

其中，所述沟道区与所述第一半导体图案是一起形成的，

其中，所述重掺杂的第一半导体图案和沟道区的材料包括多晶硅，所述第二半导体图案的材料包括非晶硅，

其中，所述第一半导体图案与所述第二半导体图案直接接触，且所述第一半导体图案包括凹陷，所述凹陷的深度小于所述第一半导体图案的厚度，并且

其中，所述源极图案和漏极图案位于所述凹陷中。

2.根据权利要求1所述的薄膜晶体管，还包括：

缓冲层，位于所述重掺杂的第一半导体图案和所述沟道区与所述衬底之间。

3.根据权利要求1所述的薄膜晶体管，还包括：

层间介质层，覆盖所述栅极图案。

4.一种阵列基板，包括根据权利要求1—3中的任一项所述的薄膜晶体管。

5.一种显示装置，包括根据权利要求4所述的阵列基板。

6.一种薄膜晶体管的制作方法，包括：

在衬底上形成第一半导体层；

对所述第一半导体层的部分区域进行重掺杂，以形成沟道区和重掺杂的第一半导体图案，其中，所述重掺杂的第一半导体图案位于所述沟道区两侧；

在所述重掺杂的第一半导体图案和所述沟道区上形成第二半导体层；

移除所述第二半导体层中位于所述沟道区的部分，以形成第二半导体图案；

在所述第二半导体图案上形成栅极绝缘层；

在所述栅极绝缘层上形成栅极图案，所述栅极图案在所述衬底上的正投影位于所述沟道区在所述衬底上的正投影的范围内，并且所述栅极图案的截面具有倒置梯形的形状；

形成第一过孔和第二过孔；

形成源极图案和漏极图案，所述源极图案和所述漏极图案分别通过所述第一过孔和所述第二过孔与所述重掺杂的第一半导体图案接触，

其中，所述第一半导体层的材料包括多晶硅，所述第二半导体层的材料包括非晶硅，并且所述沟道区的材料包括多晶硅，

其中，所述第一半导体图案与所述第二半导体图案直接接触，且所述第一半导体图案包括凹陷，所述凹陷的深度小于所述第一半导体图案的厚度，并且

其中，所述源极图案和漏极图案位于所述凹陷中。

7.根据权利要求6所述的制作方法，所述在衬底上形成第一半导体层之前，还包括：

形成缓冲层。

8.根据权利要求6所述的制作方法，所述形成第一过孔和第二过孔之前，还包括：

形成覆盖所述栅极图案的层间介质层。