[发明专利]自对准纳米线

说明书

一种方法，包括：形成衬底；在所述衬底上方形成第一纳米线；在所述衬底上方形成第二纳米线；在所述第一和第二纳米线的一部分上方形成栅极；注入掺杂剂，使得在所述栅极下方的所述第一和第二纳米线之间的区域不接纳所述掺杂剂，而远离所述栅极的所述第一和第二纳米线之间的区域接纳所述掺杂剂，其中所述掺杂剂使远离所述栅极的所述第一和第二纳米线之间的所述区域的材料非晶化；以及各向同性地蚀刻远离所述栅极的所述第一和第二纳米线之间的区域。

背景技术

当前，基于鳍和平面的硅互补金属氧化物半导体（CMOS）技术被用于制造微电子学（microelectronics）。然而，摩尔定律已经将焦点转到纳米线装置技术上。从大批量生产（HVM）角度来看，在这种介质中的MOS技术被认为是不成熟的。例如，当前的蚀刻技术导致与纳米线相邻的未对准的间隔物（spacer），并且这些未对准的间隔物影响纳米线装置的性能和产量。

附图说明

根据下面给出的详细描述以及根据本公开的各种实施例的附图，将更充分地理解本公开的实施例，然而，所述实施例不应被拿来将本公开限制于特定实施例，而是仅用于解释和理解。

图1图示了根据一些实施例的通过均匀蚀刻牺牲层形成的纳米线装置的三维（3D）视图。

图2图示了根据一些实施例的图1的纳米线装置的截面。

图3A-J图示了示出根据本公开的一些实施例的使用快速均匀蚀刻技术来形成纳米线装置的截面。

图4图示了根据本公开的一些实施例的具有通过各种实施例的蚀刻机制形成的纳米线装置的智能装置或计算机系统或SoC（片上系统）。

具体实施方式

一些实施例描述了一种用于形成自对准腔间隔物和线释放集成方案（wirerelease integration scheme）的方法，该方法减少了纳米线或纳米带晶体管中的蚀刻可变性。在一些实施例中，进行仅在注入区中增加牺牲层的蚀刻速率的注入。在一些实施例中，牺牲层去除（removal）跨叠堆中的所有纳米线或纳米带而对准。在一些实施例中，掩埋的间隔物能精确地与栅极边缘对准，虑及（allow for）增加的驱动和减少的寄生电容。在一些实施例中，改进了纳米线释放蚀刻期间的蚀刻时间裕度（margin）。因此，改进了纳米线/纳米带的性能和产量。根据各种图和实施例，其它技术效果将是明显的。

在以下描述中，讨论了众多细节以提供对本公开的实施例的更透彻的解释。然而，对于本领域技术人员将显而易见的是，可在没有这些特定细节的情况下实践本公开的实施例。在其它实例中，为了避免模糊本公开的实施例，以框图形式示出而不是详细地示出公知的结构和装置。

注意，在实施例的对应附图中，用线来表示信号。一些线可更粗，以指示更多的组成信号路径，和/或在一端或多端具有箭头，以指示主要信息流方向。此类指示不旨在是限制性的。而是，结合一个或多个示例性实施例来使用所述线，以便于更容易地理解电路或逻辑单元。如由设计需要或偏好所决定的，任何所表示的信号实际上可包括可在任一方向上行进并且可通过任何合适类型的信号方案实现的一个或多个信号。

遍及整个说明书以及在权利要求中，术语“连接的”意味着连接的事物之间的直接连接（例如电、机械或磁连接）而没有任何中间装置。术语“耦合的”意味着直接或间接连接，诸如连接的事物之间的直接电、机械或磁连接或通过一个或多个无源或有源中间装置的间接连接。术语“电路”或“模块”可指布置成彼此协作以提供期望功能的一个或多个无源和/或有源部件。术语“信号”可指至少一个电流信号、电压信号、磁信号或数据/时钟信号。“一（a、an）”和“该”的含义包括复数形式。“在……中”的含义包括“在……中”和“在……上”。