[发明专利]用于自对准图案化的方法

说明书

处理方法包括在基板表面上和在表面特征中沉积膜，通过化学平面化从所述基板表面移除所述膜，而留下在所述特征中的所述膜。使柱从所述膜生长，使得所述柱垂直于基板表面生长。

技术领域

本公开内容大体涉及沉积和蚀刻薄膜的方法。特别地，本公开内容涉及用于形成自对准图案化的工艺。

背景技术

半导体产业正快速开发具有越来越小的晶体管尺寸的芯片，以获得每单位面积更多的功能。随着装置的尺寸持续缩小，装置之间的间隙/空间也持续缩小，从而增加将装置彼此物理隔离的难度。使用现有方法来实施以高品质电介质材料填充在装置之间通常为不规则形状的高深宽比沟槽/空间/间隙越来越具有挑战性，所述现有方法包含间隙填充、硬模和间隔件应用。

在基板表面上产生复杂图案化材料层的工艺使得可能制成集成电路。在基板上产生图案化材料需要用于移除暴露的材料的受控方法。出于各种目的使用化学蚀刻，所述目的包含将光刻胶中的图案转移到下层中，减薄层或减薄已经存在于表面上的特征的横向尺寸。经常期望具有比另一种材料更快速地蚀刻一种材料的蚀刻工艺，而有助于例如图案转移工艺。认为这样的蚀刻过程对第一种材料有选择性。由于材料、电路和工艺的多样性，已开发了选择性移除广泛的材料中的一种或多种材料的蚀刻工艺。

通常使用干式蚀刻工艺从半导体基板选择性地移除材料。干式蚀刻工艺能够以最小的物理干扰从微型结构温和地移除材料。干式蚀刻工艺还允许通过移除气相试剂来使蚀刻速率突然停止。一些干式蚀刻工艺涉及使基板暴露于由一或多种前驱物形成的远程等离子体副产物。近来已开发了许多干式蚀刻工艺以相对于彼此选择性地移除各种电介质。然而，开发来选择性地移除含金属材料的干式蚀刻工艺相对较少。需要将工艺程序扩展到各种含金属材料的方法。

随着电路和半导体装置的特征尺寸为了电子部件的更高集成密度而不断缩小，自对准接触(contact)变得越来越有吸引力，并且高度需要自对准接触以解决日益出现的图案化困难。通常，制作自对准接触需要自底向上的柱(pillar)，然而所述柱非常难形成，特别是当材料、形状、特征尺寸、方向等受到高度限制时。通常，自对准柱的形成采用使用不同工具的多步骤工艺，从而增加制造成本并且产生更多困难且生产率低。目前为止，针对自对准接触开发的大多数自底向上的柱是竖直对准的导电金属，所述导电金属具有亚微米特征尺寸和不可控的形状。

因此，本领域需要用于自对准图案化工艺的新方法。

发明内容

本公开内容的一个或多个实施方式针对处理方法，所述方法包括提供具有基板表面的基板，所述基板表面具有从所述基板表面延伸进入所述基板的至少一个特征。所述特征具有底部和侧壁。在基板表面上沉积第一膜，使得所述第一膜覆盖所述基板表面并且填充所述特征。通过依序地氧化第一膜的顶部以在所述第一膜的顶部上形成氧化的第一膜并且蚀刻所述氧化的第一膜以移除所述氧化的第一膜，使所述基板表面化学平面化。重复依序的氧化和蚀刻以从所述基板表面移除第一膜而留下在特征中的第一膜。使第一膜膨胀以使第一柱在特征中生长，所述第一柱从所述特征垂直于基板表面延伸。

本公开内容的另外的实施方式针对处理方法，所述方法包括提供具有基板表面的基板，所述基板表面具有从所述基板表面延伸进入所述基板的至少一个特征。所述特征具有底部和侧壁。在基板表面上沉积包括金属的第一膜，使得所述第一膜覆盖所述基板表面并且填充特征。通过依序地氧化第一膜的顶部以在所述第一膜的顶部上形成氧化的第一膜并且蚀刻所述氧化的第一膜以移除所述氧化的第一膜，使基板表面化学平面化。重复依序的氧化和蚀刻以从基板表面移除第一膜而留下特征中的第一膜。使第一膜膨胀以使第一柱在特征中生长，所述第一柱从所述特征垂直于基板表面延伸。