[发明专利]处理被处理体的方法

说明书

本发明提供一种实施方式的方法(MT)，在处理对象的晶片(W)的被处理层(J1)的蚀刻前，在将被处理层(J1)的主面(J11)划分为多个区域(ER)的基础上，通过步骤(SB2)按多个区域(ER)的每一区域计算出被处理层(J1)上所设置的掩模(J2)的槽宽度与该槽宽度的基准值的差值，在步骤(SB6)中，利用表示被处理层(J1)的温度与形成的膜的膜厚的对应的对应数据(DT)调节被处理层(J1)的温度，以使其成为与多个区域(ER)的每一区域对应的膜厚的膜的形成所需要的温度，利用与(ALD)法同样的膜形成处理在掩模(J2)按每一原子层形成膜，将与差值对应的膜厚的膜(J3)形成与掩模(J2)，按多个区域(ER)的每一区域将槽宽度修正为基准值。

技术领域

本发明的实施方式涉及处理被处理体的方法。

背景技术

在半导体器件这样的电子器件的制造工艺中，在被处理层上形成掩模，并为了将该掩模的图案转印到该被处理层而进行蚀刻。作为掩模，通常使用抗蚀剂掩模。抗蚀剂掩模通过光刻技术形成。因此，形成在被蚀刻层的图案的极限尺寸受到通过光刻技术形成的抗蚀剂掩模的分辨率极限、图案密度等影响，近年来，伴随着电子器件的高集成化，要求形成比抗蚀剂掩模的分辨率极限更小尺寸的图案。因此，如专利文献1记载的那样，提案有通过在抗蚀剂掩模上形成氧化硅膜，调整该抗蚀剂掩模的尺寸，并利用该抗蚀剂掩模缩小能够提供的开口的宽度的技术。

在专利文献1公开的精细图案形成方法中，在要形成精细图案的物质膜上形成光致抗蚀剂图案，在其上蒸镀氧化硅膜，但必须对下部的光致抗蚀剂图案不施加损伤保形地较薄地形成。并且，之后要对下部膜实施干蚀刻，起初在光致抗蚀剂图案的侧壁形成间隔部，接着在光致抗蚀剂图案上形成聚合物膜。

现有技术文献

专利文献

专利文献1：日本特开2004-80033号公报

发明内容

发明想要解决的技术问题

在形成具有比抗蚀剂掩模的分辨率极限小的尺寸的图案时，要求图案的槽的高精细的最小线宽(CD：Critical Dimension)的控制。图案越精细，最小线宽的不均的影响越大。因此，在被处理体上的图案形成中，为了伴随着高集成化的细微化，必须实现抑制高精度的最小线宽的不均的方法。

用于解决技术问题的技术方案

在一种方式中，提供一种处理被处理体的方法，被处理体包括被处理层和设置在该被处理层的主面的掩模。该方法包括：包括：调节掩模的图案的槽宽度的第一步骤；和在执行第一步骤之后，利用掩模蚀刻被处理层的第二步骤。主面在该方法中被划分为多个区域，第一步骤包括：按在该方法中所划分的多个区域的每一区域测定槽宽度的值的第三步骤；第四步骤，在执行第三步骤之后，按多个区域的每一区域计算从通过该第三步骤测定得到的槽宽度的值减去该槽宽度的基准值而得到的正的差值；第五步骤，在执行第四步骤之后，在被送入到等离子体处理装置的处理容器内的被处理体的掩模的表面，形成通过该第四步骤计算出的多个区域的每一区域的差值的膜厚的膜。第五步骤包括第十步骤和第十一步骤，其中，第十步骤，在膜形成处理中，利用预先取得的对应数据和与在第四步骤中按多个区域的每一区域计算出的差值对应的膜厚，按该多个区域的每一区域调节被送入到处理容器内的被处理体的该被处理层的温度，其中，膜形成处理反复执行包括以下步骤的流程：向处理容器内供给第一气体的第六步骤；在执行第六步骤之后，对处理容器内进行吹扫的第七步骤；在执行第七步骤之后，在处理容器内生成第二气体的等离子体的第八步骤；和在执行第八步骤之后，对处理容器内进行吹扫的第九步骤，对应数据表示被处理层的温度与沉积在该被处理层上的掩模的表面的膜的膜厚的对应，第十一步骤，在执行第十步骤之后，执行膜形成处理，在被处理层上的掩模的表面形成膜。第六步骤所需要的处理时间为，在第六步骤中沉积在被处理层上的掩模的表面的膜的膜厚成为根据该被处理层的温度的高低而增减的状态的时间以内，第一气体包含氨基硅烷类气体，第二气体包含含有氧原子和碳原子的气体。