[发明专利]具有集成在基底内的3D线绕电感器的装置

说明书

一种装置包括基底和集成在基底内的三维(3D)线绕电感器。该装置还包括耦合到3D线绕电感器的电容器。

相关申请的交叉引用

本申请要求于2016年5月20日提交的共同拥有的美国非临时专利申请No.15/160,776的优先权，其内容通过引用整体明确地并入本文。

技术领域

本公开总体上涉及电子设备，并且更具体地涉及电感器。

背景技术

集成电路和其他电子设备可以包括电感器、电容器和其他部件。电感器可以响应于电流而生成磁场。

某些集成电路和其他器件包括使用过孔形成的电感器。例如，可以在基底中形成金属过孔，并且可以使用迹线来连接金属过孔。金属过孔和迹线可以形成“U”形状，其用作通过响应于电流而生成磁场的电感器。

使用过孔和迹线形成的电感器利用集成电路的电路区域。例如，集成电路的表面区域可以用于形成连接过孔的迹线。迹线减小了集成电路的其他器件部件可用的集成电路的表面区域。此外，用于形成过孔和迹线的工艺会产生制造成本。

发明内容

根据本公开的器件可以包括形成在基底内的一个或多个三维(3D)线绕电感器。3D线绕电感器可以包括具有圆形形状或基本上圆形形状的一个或多个线圈。基底可以“围绕”一个或多个3D线绕电感器形成，诸如使用模制工艺。在说明性示例中，该器件还包括耦合到3D线绕电感器的电容器。例如，3D线绕电感器和电容器可以被包括在射频(RF)器件中，诸如双工器(DPX)电路，作为说明性示例。

通过将一个或多个3D线绕电感器集成在基底内，与使用过孔和迹线来形成电感器的器件相比，可以减少器件的金属迹线的数目。结果，某些器件部件可以形成(或“堆叠”)在电感器上，从而增加了器件的电路区域密度。例如，电感电容(LC)滤波器可以包括集成在基底内的3D线绕电感器，并且还可以包括形成在3D线绕电感器上方的电容器(例如，代替使用基底的第一表面区域用于电感器以及使用基底的第二表面区域用于电容器)。此外，包括一个或多个基本上圆形的线圈的线绕电感器的品质因子(Q因子)可以大于使用基本上直的部件(例如，过孔和迹线)形成的电感器的Q因子，从而增强了器件性能。

在说明性示例中，一种装置包括基底。该装置还包括集成在基底内的3D线绕电感器。该装置还包括耦合到3D线绕电感器的电容器。

在另一示例中，一种装置包括基底和集成在基底内的3D线绕电感器。该装置还包括电容器和射频(RF)电路，电容器耦合到3D线绕电感器，射频(RF)电路包括3D线绕电感器和电容器。

在另一示例中，一种装置包括用于传导信号通过一个或多个线绕线圈的集合以生成磁场的部件。用于传导的部件集成在基底内。该装置还包括用于存储电荷的部件。用于存储电荷的部件耦合到用于传导信号的部件。

在另一示例中，一种制造器件的方法包括围绕一个或多个3D线绕电感器形成基底。该方法还包括减薄基底的一个或多个侧面以暴露一个或多个3D线绕电感器的一个或多个端子。

由所公开的示例中的至少一个示例提供的一个特定优点是减少了在基底的表面处形成的迹线数目。结果，可以在电感器上方形成(或“堆叠”)一个或多个器件部件，从而增加了器件的电路区域密度。此外，线绕电感器的Q因子可以大于使用基本上直的部件(例如，过孔和迹线)形成的电感器的Q因子，从而增强了器件性能。所公开的示例中的至少一个示例的另一益处是降低了形成电感器的制造成本。例如，可以减少通过基底的过孔的数目，从而减少或消除了某些钻孔和金属化操作。本公开的其他方面、优点和特征将在阅读包括以下部分在内的整个申请之后将变得很明显：附图说明、具体实施方式和权利要求书。

附图说明

图1描绘了包括基底和集成在基底内的3D线绕电感器的器件的说明性示例。