[发明专利]用于制造发射辐射的半导体芯片的方法和发射辐射的半导体芯片

说明书

提出一种用于制造发射辐射的半导体芯片的方法，所述方法具有如下步骤：‑提供生长衬底(1)，‑将缓冲层(3)外延生长到生长衬底(1)上，其中在缓冲层(3)中产生多个V形坑(4)，‑将产生辐射的有源的半导体层序列(5)外延生长到缓冲层(3)上，其中V形坑(4)的结构延续到有源的半导体层序列(5)中，‑将另一层序列(9)外延地生长到有源的半导体层序列(5)上，其中V形坑(4)的结构延续到该另一层序列(9)中，‑从V形坑(4)的棱面(8)选择性地移除该另一层序列(9)，其中该另一层序列(9)在有源的半导体层序列(5)的主面(12)上保留，和‑外延地生长p型掺杂的半导体层(15)，所述半导体层完全地或部分地填充V形坑(4)。还提出一种半导体芯片，所述半导体芯片能够借助该方法制造。

技术领域

提出一种用于制造发射辐射的半导体芯片的方法和一种发射辐射的半导体芯片。

背景技术

用于制造发射辐射的半导体芯片的方法例如在文献WO 2011/080219中提出。

发明内容

本申请的目的是：提出一种效率提高的发射辐射的半导体芯片和一种用于制造这种半导体芯片的方法。

所述目的通过具有权利要求1的步骤的方法和具有权利要求9的特征的发射辐射的半导体芯片来实现。

方法的有利的实施方式和改进形式在各从属权利要求中说明。

在用于制造发射辐射的半导体芯片的方法中，首先提供生长衬底。生成衬底例如能够具有蓝宝石、SiC、GaN、AlN或硅，或者由所述材料之一构成。

根据方法的一个实施方式，将缓冲层外延地生长到生长衬底上。在缓冲层中在此产生多个V形坑。

例如，缓冲层具有在1微米和15微米之间的厚度，其中包括边界值。

将外延生长的层中的凹部称作为V形坑或也称作为V形缺陷，所述凹部以棱锥或截棱锥的形式构成。在此，棱锥或截棱锥优选构成为直棱锥或直截棱锥。这种缺陷在剖面图中具有V的形状。因此，缺陷的名称归因于此。尤其优选地，V形坑具有六边形的基面和侧表面，所述侧表面由六个棱面组成。此外，也可能的是，V形坑具有包括例如12个棱面的侧表面。V形坑的棱面的数量能够为六的数倍。

根据另一实施方式，V形坑的棱面分别不仅由连贯的面形成，而且由至少两个相互间具有角度的面形成，使得相应的棱面具有至少一个弯折。这种V形坑具有如下剖面图，在所述剖面图中，V的至少一个腿具有斜率不同的至少两个子部段。

例如，V形坑的基面，优选在最大敞开的V形坑的情况下，具有在20纳米和1000纳米之间的直径，其中包括边界值。

V形坑的高度优选在15纳米和800纳米之间，尤其优选在100纳米和400纳米之间，其中包括边界值。

根据方法的一个实施方式，将产生辐射的有源的半导体层序列外延生长到缓冲层上。在此，V形坑的结构延续到有源的半导体层序列中。V形坑的棱面在此通常由另一产生辐射的有源的半导体层序列的材料覆盖。然而，产生辐射的有源的半导体层序列在V形坑的棱面上优选具有比在缓冲层的主面上显著更小的厚度。例如，有源的半导体层序列在V形坑的棱面上具有如下厚度，所述厚度垂直于棱面的表面小于其在缓冲层的主面上的厚度的50％。替选地或附加地，有源的半导体层序列还能够在V形坑的棱面上具有与在缓冲层的主面上相比变化的组分。

根据另一实施方式，将另一层序列外延地生长到有源的半导体层序列上，V形坑的结构同样在所述另一层序列中延续。在此，V形坑的棱面通常由另一层序列的材料覆盖。然而在此，另一层序列在V形坑的棱面上优选具有比在有源的半导体层序列的主面上显著更小的厚度和/或不同的组分。

另一层序列尤其优选构成为阻挡电子的层序列。换言之，另一层序列应构成用于电子的势垒，进而防止：在制成的半导体芯片中，电子从产生辐射的层序列流失到另一层序列中。