[实用新型]一种SiGe材料CMOS器件

说明书

本实用新型涉及一种SiGe材料CMOS器件，包括：Si_1‑xGe_x/Si虚衬底、Si_1‑xGe_x沟道层、介质层、隔离区、N阱区、PMOS区域和NMOS区域；其中，Si_1‑xGe_x沟道层设置于Si_1‑xGe_x/Si虚衬底表面上；介质层设置于Si_1‑xGe_x沟道层上；隔离区设置于Si_1‑xGe_x沟道层和介质层内；N阱区设置于Si_1‑xGe_x沟道层内；PMOS区域和NMOS区域分别设置于隔离区的两侧且PMOS区域设置于N阱区上。本实用新型提供的CMOS器件以Si_1‑xGe_x材料为CMOS器件沟道，其NMOS界面特性好，载流子迁移率高，PMOS载流子迁移率显著高于Si器件，器件工作速度高，频率特性好；且其制备工艺均与现有Si工艺兼容，在工艺制造、降低成本方面具有十分明显的优势。

技术领域

本实用新型涉及集成电路技术领域，特别涉及一种SiGe材料CMOS 器件。

背景技术

自从集成电路问世以来，一直以摩尔定律向前高速发展，一块集成电路上可容纳的晶体管数目每18个月增加一倍，性能提升一倍，但价格降低一半。目前，摩尔定律仍然发挥着作用，指导集成电路向前发展。然而随着微电子技术的快速发展，器件特征尺寸不断缩小，电路速度不断加快，静态漏电，短沟道效应、迁移率退化、功率密度增大等物理极限使器件性能不断恶化，集成电路逐渐趋近其物理和工艺极限，传统硅基器件和工艺逐渐显示出其缺陷与不足，使得摩尔定律无法继续发展下去。

集成电路主要由CMOS组成，而CMOS是由互补的NMOS和PMOS 组成。集成电路的速度与MOS器件的载流子迁移率息息相关，而器件的尺寸又与集成电路的面积息息相关，如何提高MOS器件的沟道迁移率，缩小器件的尺寸是集成电路发展所急需解决的问题。为了解决芯片速度与面积的问题，引入新型的高迁移率材料是目前大规模集成电路研究的关键解决方案。

因此。制备体积更小、器件驱动能力更强，器件工作速度和电路工作频率更快的CMOS器件变的越来越重要。

实用新型内容

为了提高CMOS器件的性能，本实用新型提供了一种SiGe材料CMOS 器件；本实用新型要解决的技术问题通过以下技术方案实现：

本实用新型的实施例提供了一种SiGe材料CMOS器件，包括：

Si_1-xGe_x/Si虚衬底101、Si_1-xGe_x沟道层102、介质层103、隔离区104、 N阱区105、PMOS区域106和NMOS区域107；其中，所述Si_1-xGe_x沟道层102设置于所述Si_1-xGe_x/Si虚衬底101表面上；所述介质层103设置于所述Si_1-xGe_x沟道层102上；所述隔离区104设置于所述Si_1-xGe_x沟道层102 和所述介质层103内；所述N阱区105设置于所述Si_1-xGe_x沟道层102内；所述PMOS区域106和所述NMOS区域107分别设置于所述隔离区104的两侧且所述PMOS区域106设置于所述N阱区105上。

在本实用新型的一个实施例中，还包括钝化层108，所述钝化层108设置于所述介质层103上。