[发明专利]一种阳极栅MOS晶闸管及其工艺方法

说明书

本申请提供的一种阳极栅MOS晶闸管及其工艺方法，涉及半导体器件领域，包括：阳极端，所述阳极端包括第一NMOS结构；第一栅电极，所述第一栅电极下方形成所述第一NMOS结构；N+缓冲层，其中，所述N+缓冲层在晶闸管导通状态下存储有大量电子；P型基区，所述P型基区在晶闸管导通状态下存储有大量空穴；其中，所述第一栅电极控制所述第一NMOS结构将所述N+缓冲层内的所述电子抽走，提高所述阳极栅MOS晶闸管的关断速度。解决了现有技术中的MOS栅晶闸管关断速度慢，器件最大关断电流低的技术问题，达到了极大地增大了器件的关断电流，提高了器件关断速度，减小了器件关断功耗，制作工艺简单，与标准IGBT工艺相兼容的技术效果。

技术领域

本发明涉及半导体器件领域，特别涉及一种阳极栅MOS晶闸管及其工艺方法。

背景技术

功率半导体器件广泛地应用在电机驱动、汽车电子、电力传输等应用领域，其中，MOS栅晶闸管虽然具有导通电阻低、电流密度高、开启速度快等优势。

但本申请发明人在实现本申请实施例中发明技术方案的过程中，发现上述技术至少存在如下技术问题：

现有技术中的MOS栅晶闸管关断速度慢，器件最大关断电流低。

发明内容

本申请实施例通过提供一种阳极栅MOS晶闸管，解决了现有技术中的 MOS栅晶闸管关断速度慢，器件最大关断电流低的技术问题，达到了极大地增大了器件的关断电流，提高了器件关断速度，减小了器件关断功耗，制作工艺简单，与标准IGBT工艺相兼容的技术效果。

第一方面，鉴于上述问题，提出了本申请实施例以便提供一种克服上述问题的一种阳极栅MOS晶闸管，包括：阳极端，所述阳极端包括第一NMOS 结构；第一栅电极，所述第一栅电极下方形成所述第一NMOS结构；N+缓冲层，其中，所述N+缓冲层在晶闸管导通状态下存储有大量电子；P型基区，所述P型基区在晶闸管导通状态下存储有大量空穴；其中，所述第一栅电极控制所述第一NMOS结构将所述N+缓冲层内的所述电子抽走，提高所述阳极栅MOS晶闸管的关断速度。

优选的，所述阳极栅MOS晶闸管还包括：阴极端，所述阴极端包括第二 NMOS结构和所述PMOS结构；第二柵电极，所述第二柵电极下方形成所述第二NMOS结构和所述PMOS结构。

优选的，所述阳极栅MOS晶闸管还包括：晶闸管结构，所述晶闸管结构由四层N-P-N-P材料构成。

优选的，所述阳极栅MOS晶闸管还包括：PMOS结构，所述PMOS结构位于所述阴极端。

第二方面，本申请还提供了一种阳极栅MOS晶闸管的工艺方法，所述方法包括：步骤一：在N型重掺杂衬底上，通过外延工艺生长轻掺杂的N型外延层，作为阳极栅MOS晶闸管的漂移层；步骤二：在衬底背面通过刻蚀形成沟槽，之后再通过氧化生长栅氧化层，最后在沟槽里面淀积多晶硅作为第一栅电极；步骤三：在衬底背面通过双扩散工艺制作P型重掺杂层、N型重掺杂层，分别作为阳极栅MOS晶闸管的P+阳极区域以及第一NMOS结构；步骤四：在漂移区上方通过双扩散工艺制作P基区、N+掺杂区和P+掺杂区，最后淀积金属完成阳极栅MOS晶闸管的制作。

第三方面，本申请还提供了一种阳极栅MOS晶闸管的工艺方法，所述方法还包括：步骤一：在N型重掺杂衬底上，通过外延工艺生长轻掺杂的N型外延层，作为阳极栅MOS晶闸管的漂移层；步骤二：在衬底背面淀积多晶硅作为第一栅电极；步骤三：在衬底背面通过双扩散工艺制作P型重掺杂层、N 型重掺杂层，分别作为阳极栅MOS晶闸管的P+阳极区域以及第一NMOS结构；步骤四：在漂移区上方通过双扩散工艺制作P基区、N+掺杂区和P+掺杂区，最后淀积金属完成阳极栅MOS晶闸管的制作。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：