[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中方法包括：提供半导体衬底；在所述半导体衬底上形成隔离结构；在所述半导体衬底上形成鳍部，鳍部包括第一区和位于第一区上的第二区，所述鳍部第一区的侧壁被隔离结构覆盖，且鳍部第二区的侧壁被隔离结构完全暴露，在鳍部宽度方向上，所述鳍部第二区中底部的尺寸小于鳍部第一区中的顶部的尺寸；在隔离结构上形成横跨鳍部第二区的栅极结构。所述方法提高了半导体器件的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是：通过在栅极结构施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。

随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。而鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁表面的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。

然而，现有技术中鳍式场效应晶体管构成的半导体器件的性能较差。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成隔离结构；在所述半导体衬底上形成鳍部，鳍部包括第一区和位于第一区上的第二区，所述鳍部第一区的侧壁被隔离结构覆盖，且鳍部第二区的侧壁被隔离结构完全暴露，在鳍部宽度方向上，所述鳍部第二区中底部的尺寸小于鳍部第一区中的顶部的尺寸；在隔离结构上形成横跨鳍部第二区的栅极结构。

可选的，还包括：在形成所述隔离结构之前，在半导体衬底上形成初始鳍部；形成所述隔离结构后，隔离结构覆盖初始鳍部的部分侧壁；对所述隔离结构暴露出的初始鳍部的侧壁进行刻蚀，使初始鳍部形成所述鳍部。

可选的，所述初始鳍部的底部宽度大于初始鳍部的顶部宽度。

可选的，所述隔离结构暴露出的初始鳍部包括第一暴露区和位于第一暴露区上的第二暴露区；在对隔离结构暴露出的初始鳍部的侧壁进行刻蚀的过程中，在沿初始鳍部宽度方向上，对第一暴露区的平均刻蚀尺寸大于对第二暴露区的平均刻蚀尺寸。

可选的，在对隔离结构暴露出的初始鳍部的侧壁进行刻蚀的过程中，初始鳍部的侧壁表面至半导体衬底表面的距离越小的区域在沿初始鳍部宽度方向上受到刻蚀的尺寸越大。

可选的，对隔离结构暴露出的初始鳍部的侧壁进行刻蚀的工艺为干刻工艺，参数包括：采用的气体包括NF₃、H₂和He，NF₃的流量为5sccm～15sccm，H₂的流量为30sccm～50sccm，He的流量为4500sccm～6000sccm，源射频功率为28瓦～35瓦，腔室压强为0torrr～0.05torr。

可选的，在对隔离结构暴露出的初始鳍部的侧壁进行刻蚀的过程中，在沿初始鳍部宽度方向上，对初始鳍部的侧壁表面各处的刻蚀尺寸相等。

可选的，对隔离结构暴露出的初始鳍部的侧壁进行刻蚀的工艺为干刻工艺，参数包括：采用的气体包括NF₃、H₂和He，NF₃的流量为180sccm～220sccm，H₂的流量为3600sccm～3800sccm，He的流量为2200sccm～2300sccm，源射频功率为220瓦～300瓦，腔室压强为2torrr～5torr。