[发明专利]导体结构、电容器阵列结构及制备方法

说明书

本发明提供一种基于多晶硅制程的导体结构、电容器阵列结构及制备方法，导体结构制备包括：提供一基底，于基底中形成凹穴结构；于凹穴结构内形成导体填充结构，形成导体填充结构的材料源至少包含硅源及锗源，锗源中的锗原子作为硅源中硅原子聚集生长的晶核，以增大导体填充结构中的硅结晶粒度。通过上述方案，本发明提出了制造大晶粒多晶硅的方式，引入了作为硅晶粒聚集生长的晶核元素，如锗，使硅原子聚集进而加大结晶粒度，增加多晶硅结晶粒度可以减少晶界陷阱对载子的影响进而增加导电率，本发明还通过保护层的设置，防止导体填充结构中的锗对制程的影响，达到了导体填充结构与其他结构层之间的有效连接，进一步改善了导体填充结构的电学性能。

技术领域

本发明属于半导体器件及制造领域，特别是涉及一种基于多晶硅制程的导体结构、电容器阵列结构及制备方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管；晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。目前，在20nm一下的DRAM制程中，DRAM均采用堆栈式的电容构造，其电容器(Capacitor)是垂直的高深宽比的圆柱体形状以增加表面积。

目前，多晶硅工艺是目前已广泛应用于半导体的工艺之一，其中，多晶硅的结晶粒度 (grain size)是影响元件性能的重要参数之一。一般而言，藉由改变反应温度与压力可以直接的调整结晶粒度，然而，这些制程条件也可能会对前制程的元件电性产生影响，随着尺寸微缩以及性能的强化，多晶硅的工艺必须进行优化以符合最新的工艺要求。同时，目前的工艺制程当中，掺杂多晶硅经常用于导线等结构的制作上，多晶硅结晶粒度(grainsize)若越小，则代表晶界密度(grain boundary density)越高，当载子在传递时会受到晶界陷阱(grain boundary trap)的影响而降低导电率。

因此，如何提供一种基于多晶硅制程的导体结构、电容器阵列结构及各自的制备方法，以解决现有技术中改善多晶硅结晶粒度的局限以及多晶硅结晶粒度过小导致的电导率增加的问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于多晶硅制程的导体结构、电容器阵列结构及各自的制备方法，用于解决现有技术中改善多晶硅结晶粒度的局限以及多晶硅结晶粒度过小导致的电导率增加等问题。

为实现上述目的及其他相关目的，本发明提供一种基于多晶硅制程的导体结构的制备方法，包括如下步骤：

1)提供一基底，于所述基底中形成凹穴结构；以及

2)于所述凹穴结构内形成导体填充结构，且形成所述导体填充结构的材料源至少包含硅源及锗源，其中，所述锗源中的锗原子作为所述硅源中硅原子聚集生长的晶核，以增大形成的所述导体填充结构中硅结晶粒度。

作为本发明的一种优选方案，步骤2)中，所述导体填充结构包括填孔导电层及间隙仓，其中，所述间隙仓由所述填孔导电层的多晶硅之间的间隙构成，且所述填孔导电层包覆所述间隙仓。

作为本发明的一种优选方案，所述填孔导电层填充于所述凹穴结构内并还延伸覆盖所述凹穴结构周围的所述基底的上表面，所述间隙仓位于由所述凹穴结构所限定的所述填孔导电层内。

作为本发明的一种优选方案，所述填孔导电层位于所述基底上表面部分的厚度介于 120～800埃之间。

作为本发明的一种优选方案，所述填孔导电层对应于所述间隙仓顶端的上表面具有由多晶硅堆积形成的高点与低点，且所述高点高出所述低点80～300埃。