[发明专利]半导体器件及其制造方法

说明书

本发明的实施例提供了半导体器件及其制造方法。在一种制造半导体器件的方法中，形成均具有上部和下部的鳍结构。下部嵌入在设置在衬底上方的隔离绝缘层中，而上部从隔离绝缘层处突出。在每个鳍结构的上部上方形成栅极介电层。在栅极介电层上方形成导电层。在导电层上方形成覆盖层。利用覆盖层对鳍结构进行离子注入操作。使用不同的注入角度多次执行离子注入操作以将离子引入至每个鳍结构的一个侧面中。

技术领域

本公开的实施例涉及半导体集成电路和制造半导体集成电路的方法，更具体地，涉及一种制造包括鳍式场效应晶体管(FinFET)的半导体器件的方法。

背景技术

随着集成电路日渐按比例缩小并且对集成电路的速度要求日益增加，需要晶体管在尺寸越来越小的同时具有更高的驱动电流。场效应晶体管(FinFET)由此得到发展。FinFET包括衬底之上的垂直的半导体鳍。半导体鳍用于形成源极和漏极区域，以及源极和漏极区域之间的沟道区域。形成浅沟槽隔离(STI)区域以限定半导体鳍。FinFET还包括在半导体鳍的侧壁和顶面上形成的栅极堆叠件。由于FinFET具有三维沟道结构，对沟道的离子注入工艺需要特别小心以减小任何几何效应。

发明内容

根据本发明的一个方面，提供了一种制造半导体器件的方法，包括：在衬底上方形成鳍结构；以及对所述鳍结构执行离子注入操作，其中，使用不同的注入角度多次执行所述离子注入操作以将离子引入至所述鳍结构中的每个的一个侧面中。

根据本发明的另一个方面，提供了一种制造半导体器件的方法，包括：形成各自具有上部和下部的鳍结构，所述下部嵌入在设置在衬底上方的隔离绝缘层内并且所述上部从所述隔离绝缘层突出；在所述鳍结构的每个中的所述上部上方形成栅极介电层；在所述栅极介电层上方形成导电层；在所述导电层上方形成覆盖层；以及利用所述覆盖层对所述鳍结构进行离子注入操作，其中，使用不同的注入角度多次执行所述离子注入操作以将离子引入至所述鳍结构中的每个的一个侧面中。

根据本发明的又一个方面，提供了一种制造半导体器件的方法，包括：去除伪栅极结构，从而暴露出第一鳍结构和第二鳍结构，每个鳍结构均具有上部和下部，所述下部嵌入于设置在衬底上方的隔离绝缘层内并且所述上部从所述隔离绝缘层处突出，所述第一鳍结构沿X方向延伸；在所述第一鳍结构和所述第二鳍结构中的每个鳍结构的所述上部上方形成栅极介电层；在所述第一鳍结构和所述第二鳍结构中的每个鳍结构的所述栅极介电层上方形成导电层；在所述第一鳍结构和所述第二鳍结构中的每个鳍结构的所述导电层上方形成覆盖层；以及利用所述覆盖层对所述第一鳍结构和所述第二鳍结构进行离子注入操作，其中：使用不同的注入角度多次执行所述离子注入操作以将离子引入至所述第一鳍结构和所述第二鳍结构中的每个鳍结构的一个侧面中。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1示出根据本公开的一个实施例的半导体器件制造工艺的各个阶段中的一个。

图2A和图2B示出根据本公开实施例的半导体器件制造工艺的各个阶段中的一个。

图3示出根据本公开实施例的半导体器件制造工艺的各个阶段中的一个。

图4A和图4B示出根据本公开实施例的半导体器件制造工艺的各个阶段中的一个。

图5A和图5B示出根据本公开实施例的半导体器件制造工艺的各个阶段中的一个。

图6A和图6B示出根据本公开实施例的半导体器件制造工艺的各个阶段中的一个。

图7A和图7B示出根据本公开实施例的半导体器件制造工艺的各个阶段中的一个。

图8A和图8B示出根据本公开实施例的半导体器件制造工艺的各个阶段中的一个。