[发明专利]基于SCR管的TSV转接板及其制备方法

说明书

本发明涉及一种基于SCR管的TSV转接板及其制备方法，该方法包括：选取衬底材料；在所述衬底材料内制备SCR管；刻蚀所述衬底材料在所述SCR管两侧形成隔离沟槽以形成器件区；刻蚀所述衬底材料在所述器件区两侧形成TSV；填充所述隔离沟槽和所述TSV形成隔离区和TSV区；制备所述TSV区的第一端面和所述SCR管的互连线；在所述TSV区的第二端面制备金属凸点。本发明提供的TSV转接板通过在TSV转接板上加工ESD防护器件SCR管，增强了层叠封装芯片的抗静电能力。

技术领域

本发明属半导体集成电路技术领域，特别涉及一种基于SCR管的TSV转接板及其制备方法。

背景技术

随着智能电源工艺和大功率半导体器件的快速发展，电子产品日益小型化、便携化，并推动功率电子器件的应用领域不断扩大。据调查，在导致功率电子器件及其集成电路(Integrated Circuit，简称IC)功能失效的多种因素中，静电放电(Electro-StaticDischarge,简称ESD)是器件及其IC失效的主要因素，这是因为器件或产品在制造、封装、测试及使用过程中均可能产生静电，当人们在不知情况的条件下，使这些物体相互接触，形成放电通路，从而导致产品功能失效，或永久性毁坏。由此可知，ESD保护问题一直是集成电路设计领域的重要课题之一。随着集成电路规模的不断增加，ESD保护设计的难度也在不断增大。

由于半导体芯片的尺寸和功耗的要求不断提高、即需要更小、更薄、更轻、高可靠、多功能、低功耗和低成本的芯片，在这种背景下三维封装技术应运而生。在二维封装技术的封装密度已达极限的情况下，更高密度的三维(3D)封装技术的优势不言而喻。

硅通孔(Through-Silicon Via，简称TSV)技术是3D集成电路中堆叠芯片实现互连的一种新的技术解决方案。由于TSV技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，可以有效地实现这种3D芯片层叠，制造出结构更复杂、性能更强大、更具成本效率的芯片，成为了目前电子封装技术中最引人注目的一种技术。

转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力；因此如何提高基于TSV工艺的3D-IC的系统级封装抗静电能力成为半导体行业亟待解决的问题。

发明内容

为了提高基于TSV工艺的3D集成电路的抗静电能力，本发明提供了一种基于晶闸管又叫可控硅(Silicon Controlled Rectifier,SCR)的TSV转接板及其制备方法；本发明要解决的技术问题通过以下技术方案实现：

本发明的实施例提供了一种基于SCR管的TSV转接板的制备方法，包括：

S101、选取衬底材料；

S102、在衬底材料内制备SCR管；

S103、刻蚀衬底材料在SCR管两侧形成隔离沟槽以形成器件区；

S104、刻蚀衬底材料在器件区两侧形成TSV；

S105、填充隔离沟槽和TSV形成隔离区和TSV区；

S106、制备TSV区的第一端面和SCR管的互连线；

S107、在TSV区的第二端面制备金属凸点。

在本发明的一个实施例中，S102包括：

S1021、在衬底材料内制备SCR管的N阱区和P阱区；

S1022、在N阱区和P阱区制备SCR管的N阱接触区、阴极、P阱接触区和阳极。