[发明专利]一种芯片封装体的制备方法以及芯片封装体

说明书

本发明涉及集成电路芯片封装技术领域，公开了一种芯片封装体的制备方法以及芯片封装体。该方法包括：将芯片设置于基板上；在芯片远离基板一侧设置一压合体，并且在基板设置有芯片一侧两端分别设置支撑体，压合体与基板以及基板两端的支撑体组合形成一容纳芯片的容置腔体，且压合体与支撑体粘合，在支撑体的拉力下对芯片形成压合力；对容置腔体中的芯片进行回流焊接；在进行回流焊接后的容置腔体中填充封装材料，得到芯片封装原体；对芯片封装原体进行切割以形成芯片封装体。通过上述方式，本发明能够提高芯片封装体制备工艺的效率。

技术领域

本发明涉及集成电路芯片封装技术领域，特别是涉及一种芯片封装体的制备方法以及芯片封装体。

背景技术

本发明的发明人在长期的研究发明过程中发现，集成电路(Integrated Circuit，IC)是一种装配密度极高的微型电子器件，将数量庞大的晶体管、电阻、电容以及电感等原件及布线在一局限区域内互连形成整体，成为具备所需电路功能的微型电子器件，具有体积小、重量轻、引出线以及焊点少等优点，同时成本低廉，适用于大规模工业生产，在民用电子设备，如收音机、电视机、计算机等，以及军事、通讯以及遥控等方面得到广泛应用。

倒装芯片(Flip chip)，又称倒装片，是在I/O pad上沉积焊料，之后将倒装芯片翻转加热利用熔融的焊料与电路板相结合，利用其优越的电学以及热学性能以达到提高芯片封装效率以及减小封装尺寸等技术效果，在集成电路中得到广泛应用，但目前的倒装芯片与电路板的互连工艺效率较低。

发明内容

有鉴于此，本发明主要解决的技术问题是提供一种芯片封装体的制备方法以及芯片封装体，能够提高芯片封装体制备工艺的效率。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种芯片封装体的制备方法，该方法包括：

将芯片设置于基板上；在芯片远离基板一侧设置一压合体，并且在基板设置有芯片一侧两端分别设置支撑体，压合体与基板以及基板两端的支撑体组合形成一容纳芯片的容置腔体，且压合体与支撑体粘合，在支撑体的拉力下对芯片形成压合力；对容置腔体中的芯片进行回流焊接；在进行回流焊接后的容置腔体中填充封装材料，得到芯片封装原体；对芯片封装原体进行切割以形成芯片封装体。

为解决上述技术问题，本发明采用的又一个技术方案是：提供一种芯片封装体，该芯片封装体通过如上述实施例所阐述的芯片封装体的制备方法制得，该方法包括：

将芯片设置于基板上；在芯片远离基板一侧设置一压合体，并且在基板设置有芯片一侧两端分别设置支撑体，压合体与基板以及基板两端的支撑体组合形成一容纳芯片的容置腔体，且压合体与支撑体粘合，在支撑体的拉力下对芯片形成压合力；对容置腔体中的芯片进行回流焊接；在进行回流焊接后的容置腔体中填充封装材料，得到芯片封装原体；对芯片封装原体进行切割以形成芯片封装体。

本发明的有益效果是：本发明通过压合体以及支撑体配合，并通过支撑体的拉力对芯片形成压合力，以固定芯片在基板上的位置，并且通过压合体、支撑体以及基板形成的容置腔体容纳芯片，对容置腔体中的芯片进行回流焊接，以提高芯片与基板之间的互连效率，之后对容置腔体进行封装材料填充形成芯片封装原体，最后进行对芯片封装原体进行切割以形成芯片封装体，通过提高芯片与基板之间的互连效率，从而提高芯片封装体制备工艺的效率。

附图说明

图1是本发明芯片封装体制备方法第一实施例的流程示意图；

图2是本发明芯片封装体制备方法第二实施例的流程示意图；

图3是图2所示方法对应的基板一实施例的结构示意图；

图4是图2所示方法对应的基板与芯片连接形式一实施例的结构示意图；

图5是图2所示方法对应的支撑体与压合体一实施例的结构示意图；