[发明专利]一种沟槽型双势垒肖特基二极管及其制备方法

说明书

本发明公开了一种沟槽型双势垒肖特基二极管及其制备方法，该肖特基二极管的有源区为沟槽结构，台面顶部的势垒调制层的离子注入浓度高于沟道和漂移层的浓度；有源区凹槽的深度为dt,宽度为Wt；台面宽度为Wm，p+区的结深为dp；其中，Wt大于1μm，Wm大于0.5μm，dt大于0.5μm，dp大于0.5μm。本发明利用镜像力势垒降低的方法在台面上形成低势垒肖特基接触，在台面侧壁形成常规势垒的肖特基接触，增加导电通道。沟槽底部进行p+掺杂并进行欧姆接触，形成并联的pn二极管，增强器件的浪涌能力，同时屏蔽肖特基导电沟道，增加器件的耐压能力和耐高温能力。本发明的SiC肖特基二极管能够降低器件的势垒，同时保持优越的耐高压、高温特性和浪涌能力。

技术领域

本发明涉及半导体领域，具体涉及一种沟槽型双势垒肖特基二极管及其制备方法。

背景技术

肖特基二极管由于是单极型器件，几乎无反向恢复电流，比pn二极管具有更好的反向恢复特性。宽禁带半导体碳化硅(SiC)的肖特基二极管可以做到耐压3300V以上，在高压、高频开关电路中具有更好的优势。但是，同样由于碳化硅材料的宽带隙特性，SiC肖特基二极管的势垒一般都比较高，如工业界经常用的Ti、MO势垒在1.2-1.3eV之间，而Ni、Pt的势垒则大于1.6eV。势垒高可以使器件承受更高的耐压，以及耐高温的应用能力，但是高势垒使得二极管的正向压降升高，导通损耗增加。因此，研究低势垒SiC肖特基二极管，同时维持耐高压、高温特性的器件结构，是当前业界的重点和方向。

发明内容

针对现有技术中存在的问题，本发明的目的在于提供一种沟槽型双势垒肖特基二极管，其通过改进器件结构和工艺，在不改变肖特基接触金属的前提下，降低器件的肖特基接触势垒，最终降低器件的正向压降和导通损耗。本发明的另一目的在于提供一种沟槽型双势垒肖特基二极管的制备方法。

为实现上述目的，本发明采用以下技术方案：

一种沟槽型双势垒肖特基二极管，所述肖特基二极管的有源区为沟槽结构，台面顶部的势垒调制层的离子注入浓度高于沟道和漂移层的浓度；有源区凹槽的深度为dt,宽度为Wt；台面宽度为Wm，p+区的结深为dp；其中，Wt大于1μm，Wm大于0.5μm，dt大于0.5μm，dp大于0.5μm。

进一步，所述肖特基二极管的缓冲层的厚度为0.5-2μm，浓度为1E18cm^-3；漂移层的浓度在1E14cm^-3-5E16cm^-3之间，厚度在5-200μm之间；沟道层的浓度在1E16-1E17cm^-3之间，厚度为大于0.4μm；所述势垒调制层的厚度小于0.2μm。

一种沟槽型双势垒肖特基二极管的制备方法，所述方法包括如下步骤：

1)取已经生长有势垒调制层的外延片，或者在没有势垒调制层的外延片上用离子注入的方式形成势垒调制层，对n型材料注入N、P离子；然后在外延片做上光刻标记，采用PECVD或LPCVD方法淀积SiO₂层，并进行光刻后刻蚀，形成SiC刻蚀的掩膜图形；用ICP或RIE的等离子体刻蚀方法，以SiO₂层为掩膜，刻蚀SiC，形成凹槽；

2)再用PECVD或LPCVD方法各向同性的淀积SiO2层，并用ICP或RIE各向异性刻蚀SiO2层，使凹槽底部区域的SiO2层刻蚀干净，剩下侧壁的部分和台面上的SiO2层；用光刻胶保护结终端区，结合步骤1)中剩下的SiO₂层作为掩膜进行离子注入，注入的为p型掺杂离子，多次注入在凹槽底部形成一个p型掺杂区，注入完成后去除掩膜；再用光刻方法形成结终端区注入的掩膜，进行结终端区离子注入，同样注入p型掺杂离子；

3)在器件表面淀积一薄层石墨层作为保护，之后进行激活退火；

4)去除所述石墨层，对SiC表面进行清洗；之后进行牺牲氧化工艺，用热氧化的方法生长一层氧化层，再用HF或BOE腐蚀掉所述氧化层；