[发明专利]半导体装置的形成方法

说明书

本发明公开一种半导体装置的形成方法，其包含以下步骤。首先，提供一基底，在该基底上形成一介电层。然后，在该介电层内形成一开孔，部分暴露该基底的顶面，其中，该开孔具有不连续的一侧壁，其上具有一转折部。接着，进行一第一沉积制作工艺，沉积一第一半导体层填满该开孔，并进一步覆盖该介电层的顶面。后续，进行一移除制作工艺，侧向蚀刻该第一半导体层至暴露该开孔的该转折部。最后，进行一第二沉积制作工艺，沉积一第二半导体层，填满该开孔。

技术领域

本发明涉及一种半导体装置的制作工艺，特别是涉及一种于具有高宽比开孔的半导体装置内进行的沉积制作工艺。

背景技术

随着半导体制作工艺的线宽不断地缩小，半导体元件的尺寸已朝微型化发展，然而，当半导体制作工艺的线宽微小化至一定程度后，其相关制作工艺也浮现更多挑战与瓶颈，例如是具有高宽比(high aspect ratio)的开孔的制作工艺改良。

一般而言，具有高宽比的开孔制作工艺例如是指存储节点(storage node,SN)装置的制作工艺，其制作方法是先在一模板层中蚀刻出具有高宽比的开孔，显露出下方的存储节点接垫(storage node pad)，然后在该高宽比的开孔内均匀的沉积一导电层。接着，去除模板层，再依序于容器状的导电层上形成电容介电材料及电容器上电极。然而，由于临界尺寸继续缩小，现行的沉积技术已无法提供良好的阶梯覆盖率(step coverage)，而会出现气孔(void)等瑕疵。严重时，会影响半导体装置整体的元件表现。

发明内容

本发明的一目的在于提供一种半导体装置的形成方法，其可解决于高宽比的开孔内进行沉积制作工艺时易产生气孔的问题，从而形成元件效能较佳的半导体装置。

为达上述目的，本发明提供半导体存储装置的形成方法，其包含以下步骤。首先，提供一基底，在该基底上形成一介电层。然后，在该介电层内形成一开孔，部分暴露该基底的顶面，其中，该开孔具有不连续的一侧壁，其上具有一转折部。接着，进行一第一沉积制作工艺，沉积一第一半导体层填满该开孔，并进一步覆盖该介电层的顶面。后续，进行一移除制作工艺，侧向蚀刻该第一半导体层至暴露该开孔的该转折部。最后，进行一第二沉积制作工艺，沉积一第二半导体层，填满该开孔。

为达上述目的，本发明提供半导体存储装置的形成方法，其包含以下步骤。首先，提供一基底，在该基底上形成一介电层。然后，在该介电层内形成一开孔，部分暴露该基底的顶面。接着，进行一第一沉积制作工艺，沉积一第一半导体层填满该开孔，并进一步覆盖该介电层的顶面。并且，部分移除该第一半导体层至该开孔深度的1/2至1/3深度之处，其中，蚀刻后的第一半导体层的顶面自该开孔的侧壁向内倾斜。后续，进行一第二沉积制作工艺，沉积一第二半导体层，填满该开孔。

整体来说，本发明的形成方法，主要是对高宽比的开孔进行两阶段的沉积制作工艺。在第一阶段的沉积制作工艺后，先通过一侧向蚀刻制作工艺部分移除其所沉积的一半导体层，使该半导体层被移除至该开孔深度的1/2至1/3之处，或者是，被移除至暴露该开孔侧壁上的一转折部，使得形成在该半导体层下半部的气孔可自该半导体层被蚀刻后的顶面暴露出来，而后，在第二阶段的沉积制作工艺中，则可使其沉积的另一半岛体层填满该气孔以及该开孔的剩余部分。由此，本发明的形成方法可有效解决于高宽比的开孔内进行沉积制作工艺时易产生气孔的问题，并提升该半导体装置的元件效能。

附图说明

图1至图5为本发明一优选实施例中半导体装置的形成方法的步骤示意图；其中

图1为一半导体装置于形成开孔后的剖面示意图；

图2为一半导体装置于进行一沉积制作工艺后的剖面示意图；

图3为一半导体装置于进行一移除制作工艺后的剖面示意图；

图4为一半导体装置于形成一氧化层后的剖面示意图；