[发明专利]半导体功率器件的终端结构及其制作方法

说明书

本发明提供一种半导体功率器件的终端结构、半导体功率器件及其制作方法。所述半导体功率器件包括N型衬底、形成于所述N型衬底上的第一层N型外延、形成于所述第一层N型外延层表面第一P型注入区、形成于所述第一层N型外延上的第二层N型外延、贯穿所述第二N型外延的第二P型注入区、形成于所述第二层N型外延上的第三层N型外延、形成于所述第三层N型外延的第三P型注入区、形成于所述第三层N型外延的第四N型外延、形成于所述第四N型外延表面的第四P型注入区、第五P型注入区、及N型注入区、贯穿所述第四P型注入区及所述第四层N型外延且延伸至所述第三P型注入区中的沟槽、及形成于所述沟槽中的多晶硅。

【技术领域】

本发明涉及半导体器件制造技术领域，特别地，涉及一种半导体功率器件的终端结构及其制作方法。

【背景技术】

目前，半导体功率器件已经越来越广泛的使用。举例来说，沟槽型垂直双扩散场效应晶体管(VDMOS)，其漏源两极分别在器件的两侧,使电流在器件内部垂直流通,增加了电流密度,改善了额定电流,单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。超结MOSFET则是利用复合缓冲层里面交替的N柱和P柱进行电荷补偿,使P区和N区相互耗尽,形成理想的平顶电场分布和均匀的电势分布,从而达到提高击穿电压并降低导通电阻的目的的半导体功率器件。

对于以上半导体功率器件，要达到理想的效果,其前提条件就是器件的电荷平衡。因此,制作半导体功率器件的终端结构的超结技术从诞生开始,它的制造工艺就是围绕如何制造电荷平衡的N柱和P柱进行的。目前使用的制造技术主要有：多次外延和注入技术，深槽刻蚀和填槽等技术。

具体来说，半导体功率器件的最重要性能就是阻断高压，器件经过设计可以在PN结，金属-半导体接触，MOS界面的耗尽层上承受高压，随着外加电压的增大，耗尽层电场强度也会增大，最终超过材料极限出现雪崩击穿。在器件边缘耗尽区电场曲率增大，会导致电场强度比管芯内部大，在电压升高的过程中管芯边缘会早于管芯内部出现雪崩击穿，为了最大化器件的性能，需要在器件边缘设计分压结构，减少有源区(也称为元胞区)边缘PN结的曲率，使耗尽层横向延伸，增强水平方向的耐压能力，使器件的边缘和内部同时发生击穿。特别是，半导体功率器件的截止环在终端结构的分压区域和划片道之间，分布在器件的外围，为实现器件的高可靠性要求，其在半导体功率器件上是不可缺少的。

然而，目前的半导体功率器件的终端结构可能存在的缺点是：表面氧化层的界面电荷会对器件表面电势产生很大影响，影响分压效果，使击穿电压降低。同时反向时PN结反偏形成耗尽区面积较大，随之而来寄生电容会增加器件的开关损耗。

【发明内容】

针对现有方法的不足，本发明提出了一种半导体功率器件的终端结构及其制作方法。

一种半导体功率器件，其具有源区及位于所述有源区外围的终端结构，所述半导体功率器件包括N型衬底、形成于所述N型衬底上的第一层N型外延、形成于所述第一层N型外延表面第一P型注入区、形成于所述第一层N型外延上的第二层N型外延、贯穿所述第二N型外延的第二P型注入区、形成于所述第二层N型外延上的第三层N型外延、形成于所述第三层N型外延的第三P型注入区、形成于所述第三层N型外延上的第四层N型外延、形成于所述第四层N型外延表面的第四P型注入区、第五P型注入区、及N型注入区、贯穿所述第四P型注入区及所述第四层N型外延且延伸至所述第三P型注入区中的沟槽、及形成于所述沟槽中的多晶硅，其中，所述第一至第四P型注入区及所述N型注入区均位于所述终端结构，所述第五P型注入区为主结且位于所述有源区，所述第一P型注入区的数量、所述第二P型注入区的数量及所述第三P型注入区的数量依次增多，所述第一P型注入区邻近所述有源区且与其中一个所述第二P型注入区相连接，每个第二P型注入区均与一个第三P型注入区对应且相连接，每个第三P型注入区通过所述沟槽中的多晶硅连接对应的一个第四P型注入区。

在一种实施方式中，所述半导体功率器件还包括氧化硅层，所述氧化硅层位于所述第四层N型外延上、所述N型注入区上、所述第五P型注入区上、所述第四P型注入区上、及所述沟槽中的多晶硅上。