[发明专利]单片三维(3D)集成电路及其制造方法

权利要求书

1.一种用于制造集成电路(IC)的方法，所述方法包括：

在半导体衬底上方形成第一层间介电(ILD)层，同时也在所述第一层间介电层中形成交替堆叠的第一通孔和第一互连线；

将第一掺杂型层和第二掺杂型层转移至所述第一层间介电层的顶面，其中，所述第一掺杂型层和所述第二掺杂型层是堆叠的并且是具有相反掺杂类型的半导体材料；

图案化所述第一掺杂型层和所述第二掺杂型层以形成第一掺杂型线和位于所述第一掺杂型线上面的第二掺杂型线，所述图案化还形成与所述第一掺杂型线和所述第二掺杂型线横向间隔且独立的另一第一掺杂型线；以及

形成跨越所述第一掺杂型线和所述第二掺杂型线、以及所述另一第一掺杂型线的栅电极，其中，所述栅电极以及所述第一掺杂型线和所述第二掺杂型线、所述另一第一掺杂型线至少部分地限定无结半导体器件(JSD)。

2.根据权利要求1所述的方法，其中，所述转移包括：

在远离所述半导体衬底的远程衬底上形成所述第一掺杂型层和所述第二掺杂型层；

通过所述第一掺杂型层和所述第二掺杂型层将所述远程衬底接合至所述第一层间介电层的顶面；以及

从所述第一层间介电层处去除所述远程衬底，同时将所述第一掺杂型层和所述第二掺杂型层保留在所述层间介电层上。

3.根据权利要求2所述的方法，其中，所述第二掺杂型层形成为具有与所述第一掺杂型层的厚度不同的厚度。

4.根据权利要求1所述的方法，还包括：

形成覆盖所述无结半导体器件的第二层间介电层，同时也在所述第二层间介电层中形成交替堆叠的第二通孔和第二互连线，其中，所述第二通孔包括从所述第一互连线中的一个互联线连续延伸至所述第二互连线中的一个互连线的通孔。

5.根据权利要求4所述的方法，其中，所述第二通孔中的至少一个与所述无结半导体器件接触，并且所述第一掺杂型线和所述第二掺杂型线在形成所述第二通孔中的至少一个时没有半导体结以及没有掺杂浓度渐变。

6.根据权利要求1所述的方法，其中，所述图案化包括：

对所述第一掺杂型层和所述第二掺杂型层选择性地实施第一蚀刻以形成多个第一掺杂型线和分别覆盖所述多个第一掺杂型线的多个第二掺杂型线；以及

对所述多个第二掺杂型线选择性地实施第二蚀刻以从所述多个第一掺杂型线上方去除所述多个第二掺杂型线的一些但不是全部，其中，所述多个第一掺杂型线包括所述第一掺杂型线。

7.根据权利要求1所述的方法，其中，所述图案化包括：

对所述第二掺杂型层选择性地实施第一蚀刻，并且停止在所述第一掺杂型层上，以从所述第一掺杂型层上方部分地去除所述第二掺杂型层；以及

对所述第一掺杂型层和所述第二掺杂型层的剩余部分选择性地实施第二蚀刻以形成多个第一掺杂型线和分别覆盖所述第一掺杂型线的一些但不是全部的多个第二掺杂型线，其中，所述多个第一掺杂型线包括所述第一掺杂型线。

8.根据权利要求1所述的方法，还包括：

形成内衬并且接触所述另一第一掺杂型线的顶面，以及内衬并且接触所述第二掺杂型线的顶面的栅极介电层，其中，所述栅电极形成在所述栅极介电层上方并且与所述栅极介电层接触。

9.根据权利要求1所述的方法，还包括：

在所述半导体衬底的顶部中形成半导体器件，其中，所述半导体器件的形成包括对所述半导体器件的源极/漏极区域进行退火，其中，所述无结半导体器件形成在小于实施所述退火的第二温度的第一温度下，并且，所述第一层间介电层形成为覆盖所述半导体器件。