[发明专利]半导体装置

说明书

一种半导体装置包括：基底；从基底突出的鳍结构；覆盖由鳍结构所形成的沟道区的栅极绝缘层；覆盖该栅极绝缘层的栅极电极层；及设置于鳍结构的相对侧的隔离层。鳍结构包括依序设置在基底上的底部、颈部及顶部。颈部的宽度小于底部的宽度以及顶部的宽度。

技术领域

本公开实施例涉及半导体鳍、半导体装置及其形成方法。

背景技术

在鳍式场效晶体管(fin field-effect transistor,FinFET)中，应防止或抑 制鳍结构的底部中鳍式场效晶体管(FinFET)的沟道区下方的区域的电流 泄漏。

为了减少电流泄漏，可以使用比传统硅基底昂贵许多的绝缘体上硅 (Silicon-On-Insulator,SOI)基底，使得绝缘体上硅(SOI)基底的埋藏氧 化层可以用以隔离源极区和漏极区。

或者，可在沟道区下方埋入穿通阻挡层(punch-through stopper)或氧 化层，以增加其电阻率，从而减少电流泄漏。然而，在沟道区下方形成穿 通阻挡层以及在沟道区下方形成氧化层是复杂的且难以控制的。

发明内容

根据本公开的一个方面，一种半导体装置包括：基底；从设置于基底 上方的隔离绝缘层突出的鳍结构；覆盖由鳍结构所形成的沟道区的栅极绝 缘层；及覆盖该栅极绝缘层的栅极电极层。鳍结构包括依序设置在基底上 的底部、颈部及顶部。颈部的宽度小于底部的宽度以及顶部的宽度。

根据本公开的另一方面，一种用于形成半导体鳍结构的方法包括：通 过蚀刻基底来形成半导体鳍结构的顶部；形成第一掩模层在顶部的侧表面 及基底的表面上；通过蚀刻基底形成半导体鳍结构的颈部，同时第一掩模 层的一部分覆盖半导体鳍结构的顶部以保护顶部；通过蚀刻至少在颈部的 侧表面和基底的暴露表面上形成第二掩模层；通过蚀刻基底形成半导体鳍 结构的底部，同时第二保护层的一部分覆盖半导体鳍结构的顶部和颈部以 保护顶部和颈部。通过对基底进行各向同性蚀刻以形成颈部。

根据本公开的又一方面，一种用于形成半导体鳍结构的方法包括：形 成第一鳍在基底上；形成掩模层在第一鳍和基底的表面上；以及通过使用 掩模层的一部分作为蚀刻保护层以蚀刻部分的基底，从而在第一鳍下方形 成第二鳍。第二鳍的宽度从第二鳍向第一鳍的方向先减小接着再增加。

附图说明

以下将配合所附附图详述本公开的实施例，应注意的是，依照工业上 的标准实施，以下图示并未按照比例绘制，事实上，可能任意的放大或缩 小元件的尺寸以便清楚表现出本公开的特征。而在说明书及附图中，除了 特别说明外，同样或类似的元件将以类似的符号表示。

图1显示根据本公开的实施例，鳍式场效晶体管(FinFET)的三维示 意图。

图2是图1所示的鳍式场效晶体管(FinFET)的剖面示意图，其是沿 着图1所示的平面II-II’所截取。

图3是图1所示的鳍式场效晶体管(FinFET)的剖面示意图，其是沿 着图1所示的平面III-III’所截取。

图4显示根据本公开的实施例，半导体鳍结构的剖面图。

图5显示根据本公开的其他实施例，半导体鳍结构的剖面图。

图6A显示制造图4所示的半导体鳍结构的工艺步骤。

图6B显示制造图4所示的半导体鳍结构的工艺步骤。

图6C显示制造图4所示的半导体鳍结构的工艺步骤。

图6D显示制造图4所示的半导体鳍结构的工艺步骤。

图6E显示制造图4所示的半导体鳍结构的工艺步骤。

图6F显示制造图4所示的半导体鳍结构的工艺步骤。