[发明专利]非易失性半导体存储装置

说明书

本发明提供一种非易失性半导体存储装置。存储器阵列(10)除了分别包含单元晶体管(TC)和与该单元晶体管(TC)的一端连接的变阻元件(RR)的多个存储器单元(11)呈矩阵状配置之外，还具备具有MOS晶体管(MTC)的单元晶体管能力测定单元(12)。利用单元晶体管能力测定单元(12)，使变阻元件(RR)的低电阻状态以及高电阻状态的电阻值与单元晶体管(TC)的偏差无关地稳定化，从而非易失性半导体存储装置的读出特性以及可靠性特性得以提升。

技术领域

本发明涉及搭载有变阻元件和用于选择该变阻元件的单元晶体管被串联连接而成的变阻型存储器单元的非易失性半导体存储装置，尤其涉及与单元晶体管的偏差无关地使低电阻状态以及高电阻状态的电阻值稳定化来提升读出特性以及可靠性特性的技术。

背景技术

近年来，伴随着电子设备、尤其是移动电话(智能手机)、便携式音乐播放器、数码相机、平板终端等的需求增加，非易失性半导体存储装置的需求不断提高，实现大容量化、小型化、快速改写、快速读出、低耗电动作的技术开发正在积极开展。

目前主打的非易失性存储器为闪存，但闪存的改写时间为微秒或毫秒级，为低速，故成为阻碍搭载有非易失性存储器的成套设备的性能提升的要因。

近年来，与闪存相比可实现快速且低耗电的改写的新的非易失性存储器的开发正在积极开展。例如有将变阻型元件用于存储元件的变阻型存储器(ReRAM：ResistiveRandom Access Memory)等。变阻型存储器可以实现改写时间为纳秒级这样的快速改写，而且改写时所需的电压在闪存中需要10V以上，但在变阻型存储器中可以实现1.6V左右的改写，因此可以实现非易失性存储器的低耗电化。

在专利文献1中公开了变阻型存储器的存储器阵列构成。变阻型存储器的存储器单元通过变阻元件和单元晶体管的串联连接来构成。变阻元件根据保存数据(“0”数据或者“1”数据)而在例如1kΩ～1MΩ的电阻值的范围内被设定为低电阻值或高电阻值，由此来存储数据。利用在变阻元件的电阻值为低电阻的情况下存储器单元电流变大、在变阻元件的电阻值为高电阻的情况下存储器单元电流变小的特性，由读出放大器电路在读出动作时探测该存储器单元电流的差异，从而读出被保存在存储器单元中的数据。

在专利文献2中公开了变阻型存储器的写入电路构成。根据在变阻元件的两端被施加的电压的极性而可逆地变化为低电阻状态和高电阻状态。

在先技术文献

专利文献

专利文献1：日本特开2004-234707号公报

专利文献2：日本特开2008-052781号公报

发明内容

发明要解决的课题

然而，在前述的现有的变阻型非易失性存储器中存在以下所示的课题。

即，高电阻化以及低电阻化后的电阻值虽然依赖于在写入、擦除动作时施加给变阻元件的电压，但该电压会受到单元晶体管的阈值电压的较大程度的影响。因此，低电阻状态以及高电阻状态的电阻值会根据在单元晶体管制造工序中的阈值电压的偏差而发生变化。

利用图1～图4来说明上述课题。

图1示出将变阻元件RR和单元晶体管TC进行串联连接而构成的变阻型存储器单元。

图2示出搭载有将变阻元件RR和单元晶体管TC进行串联连接而构成的变阻型存储器单元的现有的非易失性半导体存储装置在写入动作、擦除动作以及读出动作时向变阻型存储器单元的各端子施加的电压值。

所述存储器单元将单元晶体管的栅极与字线WL连接，将变阻元件侧的端子与位线BL连接，将单元晶体管侧与源极线SL连接。