[发明专利]互连结构

说明书

本公开涉及半导体结构，更特别地，涉及在不同的封装配置之间连接的互连结构以及制造方法。该结构包括互连，该互连包括被配置成位于绝缘体材料内的网格图案的多个导电层级和列，该多个导电层级和列被对准以连接到不同的封装配置；以及控制电路，其向互连提供信号以连接到不同的封装配置的组合。

技术领域

本公开涉及半导体结构，更特别地，涉及在不同的封装配置之间连接的互连结构以及制造方法。

背景技术

计算机技术中的除了其他之外的经受持续发展的领域是集成电路的封装。将集成电路封装到有限的空间中变得越来越困难，因为许多器件尺寸不断缩小或需要与使用不同连接技术的更多芯片通信。不同连接技术的实例包括用于不同的封装配置的硅通孔(TSV)和微柱。封装配置可以包括例如2D、2.5D、3D等。

典型地，单个连接设计用于单个封装配置。这导致用于多种不同封装配置的多种不同连接设计，使得组装包括不同封装配置的模块非常困难。此外，这需要针对每种不同的配置重新设计相同的电路，导致增加的成本以及昂贵的制造和设计考虑。

发明内容

在本公开的一方面中，一种结构包括：互连，其包括被配置成位于绝缘体材料内的网格图案的多个导电层级和列，所述多个导电层级和列被对准以连接到不同的封装配置；以及控制电路，其向所述互连提供信号以连接到所述不同的封装配置的组合。

在本公开的一方面中，一种互连结构包括：后段制程互连，其包括导电网格图案，所述导电网格图案包括被配置为连接到不同的封装配置的多个列；以及具有与所述不同的封装配置相关联的可编程熔丝的控制电路，并且所述熔丝在熔断后将所述后段制程互连连接到所述不同的封装配置的任何组合。

在本公开的一个方面中，一种方法包括：制造控制电路和互连结构；确定将在模块组件中使用哪种类型的封装配置；以及为所述模块组件中使用的希望的封装类型熔断所述控制电路的适当的熔丝，以便所述互连结构形成到所述希望的封装类型的电连接。

附图说明

通过本公开的示例性实施例的非限制性实例并参考所述多个附图，在以下详细描述中描述本公开。

图1示出了除了其他特征之外的根据本公开的方面的互连结构以及相应的制造工艺。

图2示出了除了其他特征之外的根据本公开的另外方面的互连结构以及相应的制造工艺。

图3示出了除了其他特征之外的根据本公开的另外方面的互连结构以及相应的制造工艺。

图4是根据本公开的方面的编程流程图。

图5示出了根据本公开的方面的用于高带宽存储器(HBM)实施的示例Tx-Rx示意图。

具体实施方式

本公开涉及半导体结构，并且更特别地，涉及在不同的封装配置之间连接的互连结构以及制造方法。更具体地，本公开涉及用于双I/O电路连接的3-D互连列以及制造方法。作为示例，在实施例中，本文描述的互连结构可以有利地通过硅通孔(TSV)和非TSV封装来实现。

在实施例中，本文描述的互连结构包括直接电连接到在管芯(die)布局中对准的TSV I/O和微柱I/O的后段制程(BEOL)互连列。尽管互连结构电连接到I/O电路(例如，TSVI/O和/或微柱I/O)，但是其也可以通过绝缘材料与其他BEOL布线电隔离。此外，互连列可以与控制电路配对，该控制电路为2.5D和/或3D封装配置设置I/O。晶片探测/测试期间的熔丝熔断过程可用于对控制电路进行编程。

有利地，通过实现本文描述的互连结构，现在可以针对不同的封装配置(即，2D、2.5D、3D)使用单个互连结构，而无需任何重新设计。将单个互连结构用于不同的封装配置节省大量的设计资源，以及消除了针对每种不同的封装类型进行额外的设计、表征和鉴定过程的需要，因此提供更快的关于新产品进入市场的时间。另外，本文描述的单个互连结构符合现有的技术设计规则。