[发明专利]半导体元件及其制作方法

说明书

本发明实施例涉及半导体元件及其制作方法。本发明实施例涉及一种半导体装置，其包括第一电子组件、第二电子组件及多个互连结构。所述第一电子组件具有第一表面。所述第二电子组件在所述第一电子组件上方，且所述第二电子组件具有面对所述第一电子组件的所述第一表面的第二表面。所述互连结构在所述第一电子组件与所述第二电子组件之间且电连接到所述第一电子组件及所述第二电子组件，其中所述互连结构中的每一者具有沿着大体上平行于所述第一表面及所述第二表面的第一方向的长度、沿着大体上平行于所述第一表面及所述第二表面且大体上垂直于所述第一方向的第二方向的宽度，且所述互连结构中的至少一者的所述长度大于所述宽度。

技术领域

本发明实施例涉及半导体装置及其制作方法。

背景技术

集成式无源装置(IPD)为以集成电路的形式制造的无源装置，例如电容器及电感器。最近，所述IPD在SOC中被采用，且构建于封装结构中。关于IPD的集成的问题可包括(例如)IPD与有源装置之间的互连结构的电阻太高，且因此不利地影响封装结构的电性能。

发明内容

根据本发明的实施例，本发明实施例涉及一种半导体装置，其包含：第一电子组件，其具有第一表面；第二电子组件，其在所述第一电子组件上方，所述第二电子组件具有面对所述第一电子组件的所述第一表面的第二表面；以及多个互连结构，其在所述第一电子组件与所述第二电子组件之间且电连接到所述第一电子组件及所述第二电子组件，其中所述互连结构中的每一者具有沿着大体上平行于所述第一表面及所述第二表面的第一方向的长度、沿着大体上平行于所述第一表面及所述第二表面且大体上垂直于所述第一方向的第二方向的宽度，且所述互连结构中的至少一者的所述长度大于所述宽度。

根据本发明的又一实施例，本发明实施例涉及一种半导体装置，其包含：第一电子组件；第二电子组件，其在所述第一电子组件上方；第三电子组件，其在所述第一电子组件下方，其中所述第二电子组件在所述第一电子组件与所述第三电子组件之间；多个第一互连结构，其在所述第一电子组件与所述第二电子组件之间且电连接到所述第一电子组件及所述第二电子组件，其中所述第一互连结构中的每一者具有沿着大体上平行于所述第一电子组件的表面的第一方向的长度及沿着大体上平行于所述表面且大体上垂直于所述第一方向的第二方向的宽度，且所述第一互连结构中的至少一者的所述长度大于所述宽度；以及多个第二互连结构，其在所述第二电子组件与所述第三电子组件之间且电连接到所述第二电子组件及所述第三电子组件。

根据本发明的再一实施例，本发明实施例涉及一种用于制作半导体装置的方法，其包含：接收第一电子组件及第二电子组件；以及形成在所述第一电子组件与所述第二电子组件之间且电连接到所述第一电子组件及所述第二电子组件的多个第一互连结构，其中所述第一互连结构中的每一者具有沿着大体上平行于所述第一电子组件的表面的第一方向的长度、沿着大体上平行于所述表面且大体上垂直于所述第一方向的第二方向的宽度，且所述第一互连结构中的至少一者的所述长度大于所述宽度。

附图说明

依据在借助附图阅读时进行的以下详细说明最优选地理解本揭露的实施例的方面。应注意，根据业内标准实践，各种特征未按比例绘制。实际上，为论述清晰起见，可任意地增加或减小各种特征的尺寸。

图1为图解说明根据本揭露的一或多个实施例的各种方面的用于制作半导体装置的方法的流程图。

图2A、图2B、图2C、图2D、图2E、图2F及图2G为在根据本揭露的一或多个实施例的制作半导体装置的各种操作中的一者时的示意图。

图3为在根据本揭露的一或多个实施例的制作半导体装置的各种操作中的一者时的示意图。

图4为在根据本揭露的一或多个实施例的制作半导体装置的各种操作中的一者时的示意图。

图5为根据本揭露的某些实施例的半导体装置的示意图。