[发明专利]一种上电复位电路及芯片

说明书

本发明提供一种上电复位电路及芯片，电路包括二极管、第一NMOS管以及缓冲器，还包括：电压抬升模块，控制端与二极管的阴极相连，第一端与电源相连，第二端与第一NMOS管的源端相连，当二极管的阴极电压值小于电压抬升模块的关断阈值电压时，电压抬升模块处于导通状态；延时控制模块，控制端与电源相连，第一端与缓冲器的输入端相连，第二端与第一NMOS管的源端相连，第三端接地，根据电源电压的上升速度和第一NMOS管是否导通，调节从二极管导通至缓冲器翻转的延时时间，使复位信号宽度处于预设宽度范围。本发明能解决传统上电复位电路中存在的电源电压上升速度快时复位信号宽度过窄和电源电压上升速度慢时复位信号宽度过宽的问题。

技术领域

本发明涉及电路技术领域，特别是涉及一种上电复位电路和一种芯片。

背景技术

在设计芯片时，一般都需要在芯片中设计上电复位电路(POR)，在芯片接入电源后，上电复位电路用于保证芯片中数字电路和模拟电路处于已知的状态。POR产生的复位信号可以避免数字电路内部出现“竞争”的现象，使得在数字电路保持静态的情况下，电源电压达到芯片可正常工作的电压。

图1是传统上电复位电路的结构示意图。图1中，dio’为二极管，二极管dio’的分压用Vdio’表示，Cap’为电容，电容Cap’用于减缓A’点上升的速度。

参照图2，当电源电压VDD’由小变大至大于Vdio’时，二极管dio’导通，此时A’点电压等于VDD’-Vdio’。当A’点电压小于电源电压VDD’加上PMOS管p1’的阈值电压时，B’点电压将跟随电源电压VDD’的增大而增大；当A’点电压达到NMOS管n0’的阈值电压Vth_n0’时，NMOS管n0’导通，此时B’点电压会被逐渐拉低。Vd_n0’代表从NMOS管n0’导通至B’点电压被拉低至缓冲器(buffer’)的翻转点电压期间VDD’上升的电压值。

图2中，t1’代表电源电压VDD’上升到Vdio’所需的时间，t2’代表A’点电压上升到Vth_n0’所需的时间，t3’代表从NMOS管n0’导通至B’点电压下降到buffer’的翻转点电压所需时间，Vc’为C’点电压。复位信号的宽度等于t1’，t2’和t3’之和。

上述的传统上电复位电路存在以下两个缺点：

第一，如果电源电压VDD’上升速度很快，则A’点电压的上升速度也很快。A’点电压将迅速打开NMOS管n0’，此时t2’将大大减小，因此复位信号的宽度会很窄。过窄的复位信号将无法有效地复位芯片内部的信号。

第二，如果电源电压VDD’上升速度很慢，则A’点电压的上升速度也很慢，因此复位信号的宽度会很宽。过宽的复位信号将延长上电时芯片进入正常工作状态所需的时间。

发明内容

鉴于上述问题，本发明实施例的目的在于提供一种上电复位电路和一种芯片，以解决传统上电复位电路在电源电压上升速度快时复位信号的宽度窄，以及在电源电压上升速度慢时复位信号的宽度宽的问题。

为了解决上述问题，本发明实施例公开了一种上电复位电路，所述上电复位电路包括二极管、第一NMOS管以及缓冲器，所述上电复位电路还包括：

电压抬升模块，所述电压抬升模块的控制端与所述二极管的阴极相连，所述电压抬升模块的第一端与电源相连，所述电压抬升模块的第二端与所述第一NMOS管的源端相连，所述电压抬升模块具有关断阈值电压，当所述二极管的阴极电压值小于所述关断阈值电压时，所述电压抬升模块处于导通状态；

延时控制模块，所述延时控制模块的控制端与所述电源相连，所述延时控制模块的第一端与所述缓冲器的输入端相连，所述延时控制模块的第二端与所述第一NMOS管的源端相连，所述延时控制模块的第三端接地，所述延时控制模块根据电源电压的上升速度和所述第一NMOS管是否导通的情况，调节从所述二极管导通至所述缓冲器翻转所需的延时时间，以使所述上电复位电路产生的复位信号宽度处于预设宽度范围。