[发明专利]一种上电复位电路及芯片

权利要求书

1.一种上电复位电路，其特征在于，所述上电复位电路包括二极管、第一NMOS管以及缓冲器，所述上电复位电路还包括：

电压抬升模块，所述电压抬升模块的控制端与所述二极管的阴极相连，所述电压抬升模块的第一端与电源相连，所述电压抬升模块的第二端与所述第一NMOS管的源端相连，所述电压抬升模块具有关断阈值电压，当所述二极管的阴极电压值小于所述关断阈值电压时，所述电压抬升模块处于导通状态；

延时控制模块，所述延时控制模块的控制端与所述电源相连，所述延时控制模块的第一端与所述缓冲器的输入端相连，所述延时控制模块的第二端与所述第一NMOS管的源端相连，所述延时控制模块的第三端接地，所述延时控制模块根据电源电压的上升速度和所述第一NMOS管是否导通的情况，调节从所述二极管导通至所述缓冲器翻转所需的延时时间，以使所述上电复位电路产生的复位信号宽度处于预设宽度范围。

2.根据权利要求1所述的上电复位电路，其特征在于，所述延时控制模块包括：

第一放电通路，所述第一放电通路的控制端与所述电源相连，所述第一放电通路的第一端与所述缓冲器的输入端相连，所述第一放电通路的第二端接地，当所述电源电压大于所述第一放电通路的阈值电压时，所述第一放电通路导通；

第二放电通路，所述第二放电通路的控制端与所述电源相连，所述第二放电通路的第一端与所述第一NMOS管的源端相连，所述第二放电通路的第二端接地，当所述电源电压的上升速度大于第一预设速度，且所述第一NMOS管导通时，若所述电源电压大于所述第二放电通路的阈值电压，所述第二放电通路导通；所述第二放电通路的阈值电压小于所述第一放电通路的阈值电压。

3.根据权利要求2所述的上电复位电路，其特征在于，所述第一放电通路包括：

第一开关模块，所述第一开关模块包括至少一个高压PMOS管，所述至少一个高压PMOS管中每个高压PMOS管的栅端与所述电源相连，当所述至少一个高压PMOS管为两个或两个以上高压PMOS管时，所述至少一个高压PMOS管依次串联。

4.根据权利要求2所述的上电复位电路，其特征在于，所述第二放电通路包括：

第二开关模块，所述第二开关模块包括至少一个低压NMOS管，所述至少一个低压NMOS管中每个低压NMOS管的栅端与所述电源相连，当所述至少一个低压NMOS管为两个或两个以上低压NMOS管时，所述至少一个低压NMOS管依次串联。

5.根据权利要求1所述的上电复位电路，其特征在于，所述电压抬升模块包括：

第一PMOS管，所述第一PMOS管的栅端与所述二极管的阴极相连，所述第一PMOS管的源端与所述电源相连，所述第一PMOS管的漏端与所述第一NMOS管的源端相连。

6.一种芯片，其特征在于，包括权利要求1-5中任一项所述的上电复位电路。