[发明专利]半导体装置及包括其的系统

说明书

可以提供一种半导体装置。该半导体装置可以包括：第一缓冲器，其被配置为基于外部时钟、外部取反时钟和节点电压码来产生第一初始时钟和第一初始取反时钟。该半导体装置可以包括：节点电压控制电路，其被配置为基于控制码来产生节点电压码。

相关申请的交叉引用

本申请要求2017年2月8日向韩国知识产权局提交的申请号为10-2017-0017506的韩国专利申请的优先权，其通过引用整体合并于此。

技术领域

各种实施例一般而言可以涉及一种半导体装置，更具体地，涉及一种半导体装置及包括其的系统。

背景技术

在半导体装置的高速度下，半导体装置被配置为确定与时钟同步输入的信号，以根据确定结果进行操作。

随着时钟频率增加，确定信号时信号之间的裕度可能不足。

该半导体装置可以被配置为通过将具有高频的时钟分频而确定信号来增加信号确定裕度。

发明内容

在本公开的一个实施例中，可以提供一种半导体装置。该半导体装置可以包括：第一缓冲器，其被配置为基于外部时钟、外部取反时钟和节点电压码来产生第一初始时钟和第一初始取反时钟。该半导体装置可以包括：节点电压控制电路，其被配置为基于控制码来产生节点电压码。

在本公开的一个实施例中，可以提供一种半导体装置。该半导体装置可以包括：节点电压控制电路，其被配置为基于控制码来产生节点电压码。该半导体装置可以包括：第一缓冲器，其被配置为基于外部时钟、外部取反时钟和节点电压码来产生第一初始时钟和第一初始取反时钟。该半导体装置可以包括：延迟控制电路，其被配置为基于控制码来产生延迟码。该半导体装置可以包括：第二缓冲器，其被配置为基于第一初始时钟、第一初始取反时钟和延迟码来产生第二初始时钟和第二初始取反时钟。

以下在标题为“具体实施方式”的部分中描述这些以及其他特征、方面和实施例。

附图说明

图1是示出根据本公开的一个实施例的半导体装置的配置的示图。

图2是示出图1的第一缓冲器的配置的示图。

图3是示出图1的第二缓冲器的配置的示图。

图4是示出采用如上关于图1至图3讨论的各种实施例的半导体装置的系统的代表示例的框图。

具体实施方式

下面将参考附图描述各种实施例。附图是各种实施例(和中间结构)的示意图。如此，由于例如制造技术和/或公差的原因，预期会出现与图示的配置和形状不同的变化。因此，所描述的实施例不应该被解释为限于本文所示的具体配置和形状，而是可以包括不脱离所附权利要求所限定的本公开的精神和范围的配置和形状的偏差。

这里参考本公开的理想实施例的横截面和/或平面图来描述本公开。然而，本公开的实施例不应被解释为限制这些概念。尽管会示出和描述一些实施例，但是本领域普通技术人员将会理解，在不脱离本公开的原理和精神的情况下，可以对这些实施例作出改变。

参照图1，根据一个实施例的半导体装置可以包括节点电压控制电路100、第一缓冲器200、延迟控制电路300、第二缓冲器400、分频电路500和控制码产生电路600。

节点电压控制电路100可以响应于控制码CTRL_code来产生节点电压码NV_code。例如，节点电压控制电路100可以响应于控制码CTRL_code来产生可以确定第一缓冲器200的特定节点(参见图2的Node_A和Node_B)之间的电压差的节点电压码NV_code。节点电压控制电路100可以通过将控制码CTRL_code编码或解码来产生节点电压码NV_code，并且节点电压控制电路100可以利用编码和解码电路来实现。