[发明专利]半导体系统及其控制方法

说明书

本发明提供一种半导体系统及其控制方法。本发明提供一种包括异构存储器模块的半导体系统。所述半导体系统包括经由系统总线连接到异构存储器模块的CPU。异构存储器模块包括：易失性存储器模块；非易失性存储器模块；内部总线，与系统总线分离，并连接易失性存储器模块和非易失性存储器模块；交换管理器，被配置为使用内部总线而不使用系统总线来控制在易失性存储器模块和非易失性存储器模块之间传递目标数据的交换操作的执行。

本申请要求于2016年12月30日提交的第10-2016-0183311号韩国专利申请的优先权，所述韩国专利申请的主题通过引用包含于此。

技术领域

本发明构思整体涉及半导体系统。更具体地讲，本发明构思涉及包括异构存储器模块的半导体系统，其中，异构存储器模块能够在不占用异构存储器模块的外部的资源(例如，系统总线和处理组件)的情况下，在内部布置的存储器资源之间传递数据。

背景技术

异构存储器模块包括两个或更多个不同类型的存储器模块。例如，异构存储器模块可包括与用于将数据存储在易失性存储器单元中的存储器对应的动态随机存取存储器(DRAM)，以及与用于将数据存储在非易失性存储器单元中的存储器对应的基于NAND闪存的存储装置(NFSD)。

存在在DRAM和NFSD之间执行数据交换(data swap)操作的需要。例如，如果在DRAM中发生页错误，则需要执行用于将存储在NFSD中的数据传递到DRAM的换入操作。如果DRAM的存储器溢出，则需要执行用于将数据从DRAM传递到NFSD来确保更多存储空间的换出操作。

因此，存在对在包括异构存储器模块的半导体系统中有效执行数据交换操作的方法的需求。

发明内容

一方面，本发明构思提供一种包括经由系统总线连接到异构存储器模块的中央处理器(CPU)的半导体系统。异构存储器模块包括：易失性存储器模块；非易失性存储器模块；内部总线，与系统总线分离，并连接易失性存储器模块和非易失性存储器模块；交换管理器，被配置为使用内部总线而不使用系统总线来控制在易失性存储器模块和非易失性存储器模块之间传递目标数据的交换操作的执行。

另一方面，本发明构思提供一种半导体系统，包括：中央处理器(CPU)，经由系统总线连接到异构存储器模块。异构存储器模块包括：易失性存储器模块；页表，描述存储在易失性存储器模块中的数据；非易失性存储器模块；内部总线，与系统总线分离，并连接易失性存储器模块和非易失性存储器模块；存储器控制器。存储器控制器包括：目标选择器，根据从页表得到的存取模式来选择存储在易失性存储器模块和非易失性存储器模块中的一个中的目标数据；算法模块，提供算法；交换管理器，被配置为响应于算法使用内部总线而不使用系统总线来控制在易失性存储器模块和非易失性存储器模块之间传递通过目标选择器选择的目标数据的交换操作的执行。

另一方面，本发明构思提供一种控制包括经由系统总线连接到异构存储器模块的中央处理器(CPU)的半导体系统的操作的方法。异构存储器模块包括易失性存储器模块、非易失性存储器模块、与系统总线分离并连接易失性存储器模块和非易失性存储器模块的内部总线以及交换管理器。所述方法包括：响应于经由外部总线从CPU接收的异构存储器模块中的指令，配置交换管理器来使用内部总线而不使用系统总线来控制在易失性存储器模块和非易失性存储器模块之间传递目标数据的交换操作的执行。

附图说明

通过参考附图详细描述本公开的示例实施例，本公开的上述和其他方面、特征将会更加清楚，其中，在附图中：

图1是示出根据本公开的实施例的半导体系统的框图；

图2是解释构成图1的半导体系统的半导体装置的框图；

图3是示出图2的半导体装置的操作的实施例的示图；

图4A是示出图2的半导体装置的操作的另一实施例的示图；