[发明专利]半导体装置及其制造方法

说明书

本发明提供半导体装置及其制造方法，在缩小尺寸的同时不会损失有效沟道区域。半导体装置具备：衬底；漏极区，其被设置在衬底的背面侧；基极层，其设置于漏极区与衬底正面之间；沟槽，其从衬底正面到达漏极区；栅绝缘膜，其覆盖从沟槽的底面至第一高度的沟槽内侧；栅电极，其隔着栅绝缘膜而在沟槽内被埋至与该沟槽相同的高度；绝缘膜，其在沟槽内被埋至高于第一高度的第二高度；源电极，其被埋入沟槽内的剩余部分中；基极接触区，其被设置为距衬底的正面比第二高度浅；源极区，其一个侧面与源电极相接触，上表面与基极接触区的底面的一部分相接触，一个侧面与沟槽的侧面相接触并且一部分与源电极相接触；以及衬底的背面上的漏电极。

技术领域

本发明涉及半导体装置及其制造方法，特别涉及具有纵型MOSFET的半导体装置及其制造方法，该纵型MOSFET具备沟槽栅。

背景技术

作为现有的纵型MOSFET的一种，例如像专利文献1中所公开的那样，提出了如下结构：仅在衬底中所形成的沟槽内的下部设置栅电极，并将使源电极与栅电极绝缘的层间绝缘膜埋于沟槽内上部，且以该层间绝缘膜的上表面与衬底正面呈大致同一平面的方式形成该层间绝缘膜，并在该平面上形成源电极。由此，不需要在将栅电极埋至沟槽上部、将层间绝缘膜形成在衬底正面上的情况下所需的接触开口，从而能够缩小装置的横向上的尺寸，其中，所述接触开口用于使形成在层间绝缘膜之上的源电极与衬底正面的源极区以及基极接触区连接。

并且，在专利文献1(尤其参照图4、5)中公开了，通过沿着条纹状的沟槽在衬底正面上交替配置源极区与基极接触区来缩小相邻的沟槽的间隔，从而还能够进一步缩小装置的尺寸。

专利文献1：日本特许第5118270号说明书

但是，在专利文献1等中的现有的纵型MOSFET中，为了对源电极与源极区及基极接触区进行连接，需要将源极区与基极接触区沿横向并列地设置在衬底正面上。因此，为了避免工序偏差的影响，需要将源极区与基极接触区以在横向上具有一定程度的富余的方式来进行配置。因此，难以进一步缩小装置尺寸。

此外，在专利文献1中还公开了，在沿着条纹状的沟槽在衬底正面上交替地配置源极区与基极接触区的结构中，必须以牺牲形成沟道所需的源极区的方式将基极接触区形成在衬底正面上，由于在形成有基极接触区的区域中未形成沟道，因此沟道密度会降低。

发明内容

因此，本发明的目的在于提供具有纵型MOSFET的半导体装置及其制造方法，在缩小尺寸的同时抑制了沟道密度的下降。

本发明的半导体装置的特征在于，具备：衬底；第一导电型的漏极区，其被设置于所述衬底，从所述衬底的背面起具有规定的厚度；沟槽，其从所述衬底的正面到达所述漏极区的上表面；第二导电型的基极层，其与所述沟槽相邻地被设置在所述漏极区上；栅绝缘膜，其覆盖所述沟槽的内侧的底面及侧面，并且该栅绝缘膜的上端部位于距所述沟槽的底面为第一高度的位置处；栅电极，其隔着所述栅绝缘膜而被埋入所述沟槽内，且被埋至所述第一高度；第一绝缘膜，其在所述沟槽内的所述栅绝缘膜及所述栅电极上被埋至高于所述第一高度的第二高度；源电极，其被埋入所述沟槽内的所述第一绝缘膜上的剩余部分；第二导电型的基极接触区，其具有从所述衬底的正面至第三高度的深度，所述第三高度高于所述第二高度且低于所述沟槽的上部，该基极接触区以一个侧面与所述源电极相接触的方式设置，且浓度比所述基极层高；第二导电型的源极区，其被设置为，上表面与所述基极接触区的底面的一部分相接触，该源极区的一个侧面与所述沟槽的外侧面相接触，并且该一个侧面的至少一部分与所述源电极相接触，从该源极区的底面至所述漏极区为止的沿着所述沟槽的外侧面的所述基极层成为沟道区域；以及漏电极，其以与所述漏极区相接触的方式被设置在所述衬底的背面上。