[发明专利]半导体器件及其制备方法

说明书

本发明公开了一种半导体器件，自下而上包括：栅极；位于栅极上的栅极介电层；位于栅极介电层上的沟道层；位于栅极两侧的沟道层上的源漏电极；其中，栅极介电层至少由改性的第一二维晶体薄膜形成，沟道层由第二二维晶体薄膜形成。本发明能够有效提高以二维晶体薄膜作为沟道层材料时沟道层的载流子迁移率。本发明还公开了一种能够与现有的CMOS工艺兼容的半导体器件的制备方法。

技术领域

本发明涉及半导体集成电路制造工艺技术领域，更具体地，涉及一种半导体器件及其制备方法。

背景技术

随着半导体器件特征尺寸按摩尔定律持续地等比例缩小，芯片集成度不断提高，传统基于硅半导体的器件由于工艺极限和各种负面效应的存在，已很难再满足器件和电路的性能及功耗要求。国内外各大科研机构和半导体制造商纷纷研究各种新材料及新器件结构，以期取代现有的硅半导体器件。目前，已确认二维晶体材料可代替硅沟道来制备半导体器件和集成电路。

近几年来，二维晶体材料制备晶体管技术发展迅猛。二维晶体材料通常是指具有单层二维蜂窝状网格结构、有电子能带隙和高的电子迁移率的材料。二维晶体材料一般包括：石墨烯，硅烯，磷烯，黑磷，锗烯、锡烯、三嗪基石墨相氮化碳，过渡金属二硫属化物(TMD)等。采用二维晶体薄膜作为沟道的晶体管，其性能远超现有的硅晶体管，因而将成为7nm以下最具前景的新型晶体管。

目前制备二维晶体材料晶体管的技术难点在于：虽然二维晶体材料的理论载流子迁移率很高，但在实际晶体管制备中发现，由于二维晶体材料与栅极介电层相接触，栅极介电层材料中的-OH基团会在二维晶体材料表面诱导出正电荷，导致沟道载流子迁移率的劣化。

因此，需要设计一种以二维晶体材料作为沟道的新的半导体器件及其制备方法，来提高二维晶体薄膜沟道层的载流子迁移率。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种半导体器件及其制备方法。

为实现上述目的，本发明的技术方案如下：

本发明提供了一种半导体器件，自下而上包括：

栅极；

位于栅极上的栅极介电层；

位于栅极介电层上的沟道层；

位于栅极两侧的沟道层上的源漏电极；

其中，所述栅极介电层至少由改性的第一二维晶体薄膜形成，所述沟道层由第二二维晶体薄膜形成。

优选地，所述改性的第一二维晶体薄膜为经氧化或氟化的第一二维晶体薄膜。

优选地，所述第一二维晶体薄膜和/或第二二维晶体薄膜材料为石墨烯，硅烯，磷烯，黑磷，锗烯、锡烯、三嗪基石墨相氮化碳或过渡金属二硫属化物。

优选地，所述栅极至少由一种金属材料形成。

优选地，所述栅极介电层还包括形成于栅极上表面的栅极金属氧化物层或栅极金属氟化物层。

优选地，还包括：钝化层；所述钝化层将沟道层的四周及上表面包覆，所述源漏电极位于钝化层中。

优选地，还包括：层间介电层和半导体衬底；所述层间介电层连接设于钝化层和沟道层下方，并将栅极的四周及下表面包覆，所述半导体衬底连接设于层间介电层下方。

本发明还提供了一种半导体器件的制备方法，包括以下步骤：

步骤S01：提供一表面具有层间介电层的半导体衬底，在所述层间介电层上形成一凹槽；

步骤S02：沉积栅极金属材料，以在凹槽中形成金属栅极；

步骤S03：在金属栅极上自对准生长第一二维晶体薄膜；